XiaoMi-AI文件搜索系统
World File Search System晶圆级键
晶圆级集成和多芯片的详细分析...
《近期研究评论》杂志，2022 年 12 月，第 1 卷，第 1 期，第 75-86 页 75 DOI：https://doi.org/10.36548/rrrj.2022.1.007 © 2022 Inventive Research Organization。这是一篇根据知识共享署名-非商业性国际 (CC BY-NC 4.0) 许可协议开放获取的文章
芯片到晶圆 (d2w) 键合解决方案
直接键合技术不断发展，以应对“更多摩尔”和“超越摩尔”的挑战。自 20 世纪 90 年代绝缘体上硅 (SOI) 技术的出现以来，CEA-Leti 已在直接键合方面积累了丰富的专业知识。从那时起，CEA-Leti 团队一直在积极创新直接键合，以拓宽应用领域。该技术基于室温下两个紧密接触的表面之间的内聚力。然后，范德华力（氢键）和毛细桥产生所需的粘附能。键合后退火将弱键转变为共价键，最终形成一块材料。随着混合键合的出现，直接键合现在不仅解决了基板制造问题，还解决了 3D 互连领域的问题。本文介绍了 CEA-Leti 开发的不同直接键合技术及其在微电子行业和研发中的应用。在文章的第一部分，简明扼要地介绍了直接键合物理学。然后，概述了最先进的键合技术，包括晶圆对晶圆 (WTW) 混合键合、芯片对晶圆 (DTW) 混合键合和 III-V 异质键合。针对合适的应用领域，比较了每种技术的优势、挑战、应用和利害关系。第三部分重点介绍 CEA-Leti 在 ECTC 2022 和 ESTC 2022 上展示的最新混合键合 D2W 结果。讨论了集成挑战以及专用设备开发的作用。最后一部分介绍了潜在的市场和相关产品，并以具有硅通孔 (TSV) 和多层堆叠的芯片为例。
第25 届电子封装技术国际会议
车博士曾 4 次获得最佳国际会议论文奖 (EPTC2003 、 EPTC2013 、 Itherm2006 、 ICEPT2006) 。 他合着了一本书，并在先进微电子封装领域的同行期刊和会议论文集上发表了 170 多篇技术论文。他拥有 11 项 已获授权或正在申请的美国专利。 他的研究兴趣包括先进封装的可靠性设计、铜线键合、硅通孔 (TSV) 技术、扇出型晶圆级 / 皮肤级封装、有限元 建模与仿真、微电子封装材料特性、物理驱动和数据驱动的机器学习方法，用于先进封装技术的快速技术风险评 估。 车博士担任 35 多个国际科学期刊的同行评审员，例如 J. of Materials Science 、 J. of Electronic Materials 、 J.Materials and Design 、 Materials characterization 、 Microelectronics Reliability 、 IEEE Trans.on CPMT 、 IEEE Trans.on DMR 、 International J. of Fatigue 、 J. of Alloys and Compounds 、 J. of Micromechanics and Microengineering 等。 车博士连续四年（ 2020 年至 2023 年）被斯坦福大学评为全球前 2% 科学家。 他是 IEEE 高级会员。
利用 ... 实现芯片到晶圆键合的替代方法
本文介绍了一种无需依赖载体晶圆即可直接放置芯片到晶圆的替代方法，该方法专门针对混合键合、3DIC 和集成光子学应用而设计。芯片到晶圆键合是异质垂直集成设备制造中的关键工艺，通常涉及在集成到目标晶圆之前将各个芯片放置到载体或处理晶圆上的中间步骤。这种传统方法增加了成本、复杂性、潜在的兼容性问题和工艺步骤。在本研究中，我们提出了一种简化的工艺，消除了对载体晶圆的需求，从而简化了集成并减少了制造步骤。利用大气等离子清洗，我们清洁并激活芯片和目标晶圆的表面，以促进直接放置键合。通过实验验证，我们证明了这种方法的可行性和有效性。我们的研究结果展示了成功的芯片到晶圆键合，界面污染最小，键合强度增强。此外，我们还探讨了大气等离子清洗参数对键合质量的影响，为工艺优化提供了见解。这项研究为芯片到晶圆键合提供了一种有前途的替代方案，提高了垂直集成电路制造的效率和简便性，特别是在混合键合、3DIC 和集成光子学应用领域。
晶圆粘结后的晶圆边缘平面化
使用Tencor的HRP-250来测量轮廓。使用了来自Cabot的SS12和来自AGC的CES-333F-2.5。在将晶片粘合到粘合之前（氧化物到氧化物和面对面），将顶部晶圆的边缘修剪（10毫米），并同时抛光新的斜角。这可以防止晶片边缘在磨/变薄后突破[1]。将晶圆粘合后，将散装硅研磨到大约。20 µm。之后，通过反应性离子蚀刻（RIE）将粘合晶片的剩余硅移到硅硅基（SOI） - 底物的掩埋氧化物层（盒子）上。另一个RIE过程卸下了2 µm的盒子。之后，粘合晶片的晶圆边缘处的台阶高为3 µm。随后沉积了200 nm的氮化物层，并使用光刻和RIE步骤来构建层。此外，罪被用作固定晶片的si层的固定。必须将设备晶圆边缘的剩余步骤平面化以进行进一步的标准处理。为此，将剩余的罪硬面膜（约180 nm）用作抛光止损层。在平面化之前，将4500 nm的Pe-Teos层沉积在罪恶上。这有助于填充晶圆的边缘。在第一种抛光方法中，将氧化物抛光至残留厚度约为。用SS12泥浆在罪过的500 nm。在这里，抛光是在晶片边缘没有压力的情况下进行的。然后将晶圆用CEO 2泥浆抛光到罪。用CEO 2浆料去除氧化物对罪有很高的选择性，并且抛光在罪恶层上停止。第一种抛光方法花费的时间太长，将氧化物层抛光至500 nm的目标厚度。此外，在抛光SIO 2直到停止层后，用SS12稍微抛光了罪。最后，高度选择性的首席执行官2 -lurry用于抛光罪。结果表明，步进高度很好，但是弹药范围很高（Wafer＃1）。第二种方法的抛光时间较小，并在500 nm上停在SIO 2上，而最终的抛光和首席执行官2 -slurry直至罪显示出良好的步进高度，并具有更好的罪恶晶圆范围（Wafer＃2）。
第 23 章：晶圆级封装 (WLP)
范围和章节大纲 本章旨在简要概述晶圆级封装 (WLP)，包括晶圆级芯片规模封装 (WLCSP) 和扇出型封装，作为这些技术未来发展路线图的背景。本文并非旨在提供详细的历史，也不是与这些技术相关的所有可能的结构、工艺和材料的详细描述。在有关该主题的各种文章和书籍中可以找到更详细的信息。本章试图回顾 WLP 技术迄今为止的发展，并预测未来的需求和挑战。 晶圆级封装是指在晶圆仍为晶圆时对芯片进行封装，可以单独封装，也可以与其他芯片或其他组件（例如分立无源器件）或功能组件（例如微机电系统 (MEMS) 或射频 (RF) 滤波器）组合封装。这允许使用异构集成进行晶圆级和面板级封装。尽管从定义上讲，WLP 历来都是使用直径为 200 毫米或 300 毫米的圆形晶圆格式生产的，但多家供应商正在将类似的制造方法扩展到矩形面板格式。这将允许不仅在晶圆级基础设施（晶圆级封装，或 WLP）上制造异构封装，而且还可以在面板级基础设施（面板级封装，或 PLP）上制造异构封装。本章将包括异构集成路线图 (HIR) 的 WLP 和 PLP 格式。本章分为 7 个部分：1. 执行摘要 2. 晶圆级封装的市场驱动因素和应用 3. 晶圆级封装概述：技术、集成、发展和关键参与者 4. 技术挑战 5. 供应链活动和注意事项 6. 总结、最终结论和致谢 7. 参考文献
GaN 晶圆级 AuSn 焊料沉积
关键词：GaN、焊料、AuSn 焊料、溅射、共晶、芯片粘接摘要对于 GaN MMIC 芯片粘接，经常使用 80%Au20%Sn 共晶焊料。通常的做法是使用预制件 AuSn 将芯片粘接到 CuW 或其他一些基板上。在此过程中，操作员可能需要将预制件切割成芯片尺寸，然后对齐预制件、芯片和基板。由于操作员需要同时对齐三个微小部件（预制件、芯片和基板），因此这是一个具有挑战性的过程，可能需要返工。此外，预制件厚度为 1mil（在我们的例子中），这可能导致过量的焊料溢出，需要清理，因为它会妨碍其他片外组装。整个芯片粘接过程可能很耗时。在本文中，我们描述了一种在分离芯片之前在 GaN 晶圆上使用共晶成分溅射靶溅射沉积共晶 AuSn 的方法。它消除了预制件和芯片的对准，并且不会挤出多余的 AuSn。通过使用共晶溅射靶，它还可以简化靶材制造。下面给出了芯片粘接结果。引言宽带微波 GaN MMIC 功率放大器在国防和通信应用中具有重要意义。随着设备性能的提高，芯片粘接变得非常重要，因为它会极大地影响 MMIC 的热预算。80%Au/20%Sn 焊料已用于半导体应用超过 50 年，通常作为冲压预制件。然而，由于需要将 MMIC 芯片中的多个小块和焊料预制件对准到载体上，因此芯片粘接过程可能很繁琐且耗时。在芯片分离之前在整个晶圆上溅射沉积 AuSn 将大大简化芯片粘接过程。然而，溅射的 AuSn 成分对于正确的焊料回流至关重要。由于 Au 和 Sn 的溅射产率不同，AuSn 溅射靶材的化学性质和沉积的 AuSn 薄膜之间存在显著的成分变化 [参考文献 1]。下图 1 显示了 Au-Sn 相图。通过仔细控制溅射参数（功率、压力和氩气），我们能够从共晶成分溅射靶中沉积共晶 AuSn。制造共晶成分溅射靶要容易得多/便宜得多。
纳米、微米和宏观晶圆键合技术
本文概述了用于实现纳米、微米和宏观系统以及系统集成的最常见晶圆键合技术。首先，讨论了晶圆键合应用的一般方面。然后是对不同晶圆键合工艺的技术描述，因为不同的键合应用需要与工艺集成和应键合的晶圆上的实际表面层相关的不同工艺。最后，在概述表中显示了优点和缺点以及技术和应用方面，对所述键合工艺进行了系统化和详细的比较。本概述应有助于为晶圆级键合和其他应用选择最合适的工艺。