XiaoMi-AI文件搜索系统
World File Search System沟道效应
数字设备和集成电路中单粒子效应的建模和仿真
CMOS 技术的巨大成功以及由此带来的信息技术进步，无疑归功于 MOS 晶体管的微缩。三十多年来，MOS 晶体管的集成度和性能水平不断提高。随后，为了提供功能更强大的数字电子产品，MOSFET 的制造尺寸越来越小、密度越来越高、速度越来越快、成本越来越低。近年来，微缩速度不断加快，MOSFET 栅极长度已小于 40 纳米，器件已进入纳米世界（图 1）[1]-[2]。所谓的“体”MOSFET 是微电子技术的基本和历史性关键器件：在过去三十年中，其尺寸已缩小了约 10 3 倍。然而，体 MOSFET 的缩放最近遇到了重大限制，主要与栅极氧化物（SiO 2 ）漏电流 [3]-[4]、寄生短沟道效应的大幅增加以及迁移率急剧下降有关 [5]-[6]，这是由于高度掺杂的硅衬底正是为了减少这些短沟道效应而使用的。
VLSI 设计.pdf
小时量子与统计力学、波粒子对偶和薛定谔方程、自由和束缚粒子、准低维结构量子阱、线、点、低维系统的能带结构、量子限制、2D、1D 和 0D 结构中的态密度、异质结构和带隙工程、调制掺杂、应变层结构纳米级 MOSFET CMOS 技术的挑战、高 k 电介质和栅极堆栈、未来互连。MOSFET 作为数字开关、传播延迟、动态和静态功率耗散摩尔定律、晶体管缩放、恒定场缩放理论、恒定电压缩放、广义缩放、短沟道效应、反向短沟道效应、窄宽度效应、亚阈值传导泄漏、亚阈值斜率、漏极诱导势垒降低、栅极诱导漏极泄漏。
纳米管中栅极静电可控性的增强
近年来，随着半导体技术进入10nm以下技术节点，短沟道效应（SCE）和功耗耗散问题成为场效应晶体管进一步小型化面临的巨大挑战，需要采取强制性措施予以解决。从3nm技术节点开始，环绕栅极结构提高的SCE抑制能力使环绕栅极场效应晶体管登上了历史舞台。本文展示了双栅极纳米管环绕栅极场效应晶体管（DG NT GAAFET）的超强静电控制能力，并与具有相同器件参数设计的纳米管（NT GAAFET）和纳米线环绕栅极场效应晶体管（NW GAAFET）进行了比较。与NT GAAFET和NW GAAFET相比，DG NT GAAFET的I on 分别提升了62％和57％。此外，由于静电控制的增强，DG NT GAAFET 中的 SCE 得到了明显抑制，这可以通过改善 I off 、SS 和 I on /I off 比来证明。另一方面，NT GAAFET 的 I on 与 NW GAA-FET 相当，而与 NW GAA-FET 相比，它的 I off 小 1 个数量级，SS 小近 2 倍，体现了纳米管通道结构的优越性。最后，通过 TCAD 模拟研究验证了纳米管通道结构，特别是双栅极纳米管结构对 L g 缩放的稳健性。关键词：双栅极，纳米管，纳米线，短沟道效应，功耗耗散。
深低温下 FDSOI 器件的 TCAD 模拟
摘要 — 本文证明了在深低温下 FDSOI 器件 TCAD 模拟的可行性。为此，麦克斯韦-玻尔兹曼载流子统计被具有 3D 态密度的费米-狄拉克积分的解析近似所取代。通过求解二维泊松方程来研究器件静电，而使用漂移扩散模型模拟传输。我们探讨了温度对线性和饱和区器件性能的影响以及短沟道效应的影响，这些影响考虑了各种栅极和间隔物长度、室温和深低温。最后，将得到的结果与一些实验数据进行了比较，强调了 TCAD 模拟在提供器件物理和性能见解方面的作用。关键词 — 低温电子学、FDSOI、TCAD 模拟
一种改善电特性的环栅场效应晶体管扇形结构
从 I on /I off 电流比、跨导、亚阈值斜率、阈值电压滚降和漏极诱导势垒降低 (DIBL) 等方面评估了一种新型栅极全场效应晶体管 (GAA-FET) 方案的可靠性和可控性。此外，借助物理模拟，全面研究了电子性能指标的缩放行为。将提出的结构的电气特性与圆形 GAA-FET 进行了比较，圆形 GAA-FET 之前已使用 3D-TCAD 模拟在 22 nm 通道长度下用 IBM 样品进行了校准。我们的模拟结果表明，与传统的圆形横截面相比，扇形横截面 GAA-FET 是一种控制短沟道效应 (SCE) 的优越结构，并且性能更好。2020 作者。由 Elsevier BV 代表艾因夏姆斯大学工程学院出版。这是一篇根据 CC BY 许可 ( http://creativecommons.org/licenses/by/4.0/ ) 开放获取的文章。
4 全耗尽器件 - FDSOI 和 FinFET
关键特征的小型化。然而，对栅极长度的要求尤其具有挑战性。在以前的技术节点中，栅极之间的距离相对于栅极长度很大。然而，在现在和未来的技术节点中，栅极之间的距离相对于栅极长度本身很小。这就需要栅极长度的缩放。除了缩小器件尺寸的物理挑战之外，还有一个重大挑战是如何保持晶体管的静电完整性。过去，这是通过栅极电介质缩放、沟道掺杂和扩展优化来实现的。这些传统技术不再能够控制短沟道效应。需要新的设备架构来继续缩放趋势。除了控制静电之外，晶体管性能是每个技术节点的关键。因此，晶体管必须同时具有良好的静电和性能。本章介绍了与传统缩放相关的问题，并探讨了传统缩放的替代方案。
面向设计的全制度全区域7参数短路...
摘要 本文提出了一种基于反转电荷的 MOS 晶体管 7 参数分析模型，旨在开发考虑 MOS 晶体管物理特性的简化分析电路设计方法。所提出的面向设计的模型首次能够描述先进纳米技术的主要短沟道效应以及晶体管漏极电流对漏极电压的依赖性，同时该模型对所有偏置状态（从弱到强反转）和所有工作区域（线性和饱和）均有效。提出了一种基于器件物理的简单程序来估算给定技术的晶体管模型参数。此外，针对不同的设计场景开发了电流导数的解析表达式。通过直接与 28 nm FD-SOI 技术中 N-MOS 晶体管的硅测量值（沟道宽度为 1 µ m，沟道长度为 30 nm、60 nm 和 150 nm）以及使用行业标准紧凑模型执行的模拟进行比较，验证了所提模型的准确性。
高k电介质材料在短沟道中的性能...
摘要 — 当氧化层变薄，栅极长度变短时，MOSFET 器件中会出现短沟道效应 (SCE)。本研究的目的是寻找一种新的电介质和栅极材料来取代传统的氧化物二氧化硅 (SiO 2 ) 和多晶硅作为栅极材料。本研究的目的是研究使用不同类型的高 k 电介质材料和锗 (Ge) 作为栅极材料的 MOSFET 的性能。使用 Silvaco TCAD 工具制造和模拟 MOSFET 结构。基于电流-电压 (IV) 特性评估 MOSFET 的整体性能。结果表明，用 HfO 2 和 Ge 作为电介质和栅极材料制造的 MOSFET 具有较高的驱动电流，漏电流比传统 MOSFET 降低了 0.55 倍。因此，与 SiO 2 和多晶硅相比，MOSFET 结构中 HfO 2 和 Ge 的组合具有最佳性能，因为它在缩小器件尺寸时产生较小的漏电流和较小的 V th，从而降低 SCE。
VGS 扫描范围对短沟道的影响...
随着 CMOS 技术缩放即将达到基本极限，对具有较低工作电压的节能器件的需求巨大。负电容场效应晶体管 (NCFET) 具有放大栅极电压的能力，成为未来先进工艺节点的有希望的候选者。基于铁电 (FE) HfO 2 的材料具有令人印象深刻的可扩展性和与 CMOS 工艺的兼容性，显示出将其集成到 NCFET 中以实现纳米级高性能晶体管的可行性。由于引入了 NC 效应，基于 HfO 2 的 NCFET 中的短沟道效应 (SCE) 与已经经过广泛研究的传统器件不同 [1]。具体而言，漏极诱导势垒降低 (DIBL) 在决定 SCE 的严重程度方面起着关键作用，在 NCFET 中表现出相反的行为。尽管人们已认识到施加电压对 NCFET 性能的影响 [ 2 ]，但栅极电压扫描范围（V GS 范围）对先进短沟道 NC-FinFET 中的 DIBL 的影响仍然缺乏研究。