1 当以相同的数据速率运行时,两个通道的电源电流值相加。输出电源电流值是在没有输出负载的情况下指定的。可以按照功耗部分所述计算以给定数据速率运行的单个通道的电源电流。有关每个通道电源电流在空载和负载条件下与数据速率的关系的信息,请参见图 6 至图 8。有关 ADuM3200 和 ADuM3201 通道配置的总 I DD1 和 I DD2 电源电流与数据速率的关系,请参见图 9 至图 11。
表 1.参数 符号 最小值 典型值 最大值 单位 测试条件 DC 规格 输入电源电流,每通道,静态 I DDI (Q) 0.4 0.8 mA 输出电源电流,每通道,静态 I DDO (Q) 0.5 0.6 mA ADuM3200,总电源电流,两个通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.3 1.7 mA DC 至 1 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (Q) 1.0 1.6 mA DC 至 1 MHz 逻辑信号频率。10 Mbps(仅限 BR 和 CR 级) V DD1 电源电流 I DD1 (10) 3.5 4.6 mA 5 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (10) 1.7 2.8 mA 5 MHz 逻辑信号频率。25 Mbps(仅限 CR 级) V DD1 电源电流 I DD1 (25) 7.7 10.0 mA 12.5 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (25) 3.1 3.9 mA 12.5 MHz 逻辑信号频率。ADuM3201,总电源电流,双通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.1 1.5 mA DC 至 1 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (Q) 1.3 1.8 mA DC 至 1 MHz 逻辑信号频率。10 Mbps(仅限 BR 和 CR 级)V DD1 电源电流 I DD1 (10) 2.6 3.4 mA 5 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (10) 3.1 4.0 mA 5 MHz 逻辑信号频率。25 Mbps(仅限 CR 级)V DD1 电源电流 I DD1 (25) 5.3 6.8 mA 12.5 MHz 逻辑信号频率。V DD2 电源电流 I DD2 (25) 6.4 8.3 mA 12.5 MHz 逻辑信号频率。所有型号输入电流 I IA , I IB −10 +0.01 +10 μA 0 V ≤ V IA , V IB ≤ V DD1 或 V DD2 逻辑高输入阈值 V IH 0.7 (V DD1 或 V DD2 )
表 1. 参数 符号 最小值典型值最大值 单位 测试条件 直流规格 输入电源电流,每通道,静态 I DDI (Q) 0.4 0.8 mA 输出电源电流,每通道,静态 I DDO (Q) 0.5 0.6 mA ADuM3200,总电源电流,双通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.3 1.7 mA DC 至 1 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (Q) 1.0 1.6 mA DC 至 1 MHz 逻辑信号频率 10 Mbps(仅限 BR 和 CR 级) V DD1 电源电流 I DD1 (10) 3.5 4.6 mA 5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (10) 1.7 2.8 mA 5 MHz 逻辑信号频率25 Mbps (仅 CR 级) V DD1 电源电流 I DD1 (25) 7.7 10.0 mA 12.5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (25) 3.1 3.9 mA 12.5 MHz 逻辑信号频率 ADuM3201,总电源电流,双通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.1 1.5 mA DC 至 1 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (Q) 1.3 1.8 mA DC 至 1 MHz 逻辑信号频率 10 Mbps(仅 BR 和 CR 级) V DD1 电源电流 I DD1 (10) 2.6 3.4 mA 5 MHz 逻辑信号频率V DD2 电源电流 I DD2 (10) 3.1 4.0 mA 5 MHz 逻辑信号频率 25 Mbps(仅 CR 级) V DD1 电源电流 I DD1 (25) 5.3 6.8 mA 12.5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (25) 6.4 8.3 mA 12.5 MHz 逻辑信号频率 所有型号输入电流 I IA , I IB −10 +0.01 +10 μA 0 V ≤ V IA , V IB ≤ V DD1 或 V DD2 逻辑高输入阈值 V IH 0.7(V DD1 或 V DD2 )
表 1. 参数 符号 最小值典型值最大值 单位 测试条件 直流规格 输入电源电流,每通道,静态 I DDI (Q) 0.4 0.8 mA 输出电源电流,每通道,静态 I DDO (Q) 0.5 0.6 mA ADuM3200,总电源电流,双通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.3 1.7 mA DC 至 1 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (Q) 1.0 1.6 mA DC 至 1 MHz 逻辑信号频率 10 Mbps(仅限 BR 和 CR 级) V DD1 电源电流 I DD1 (10) 3.5 4.6 mA 5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (10) 1.7 2.8 mA 5 MHz 逻辑信号频率25 Mbps (仅 CR 级) V DD1 电源电流 I DD1 (25) 7.7 10.0 mA 12.5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (25) 3.1 3.9 mA 12.5 MHz 逻辑信号频率 ADuM3201,总电源电流,双通道 1 DC 至 2 Mbps V DD1 电源电流 I DD1 (Q) 1.1 1.5 mA DC 至 1 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (Q) 1.3 1.8 mA DC 至 1 MHz 逻辑信号频率 10 Mbps(仅 BR 和 CR 级) V DD1 电源电流 I DD1 (10) 2.6 3.4 mA 5 MHz 逻辑信号频率V DD2 电源电流 I DD2 (10) 3.1 4.0 mA 5 MHz 逻辑信号频率 25 Mbps(仅 CR 级) V DD1 电源电流 I DD1 (25) 5.3 6.8 mA 12.5 MHz 逻辑信号频率 V DD2 电源电流 I DD2 (25) 6.4 8.3 mA 12.5 MHz 逻辑信号频率 所有型号输入电流 I IA , I IB −10 +0.01 +10 μA 0 V ≤ V IA , V IB ≤ V DD1 或 V DD2 逻辑高输入阈值 V IH 0.7(V DD1 或 V DD2 )
我要感谢斯托尔教授对这项工作的指导以及过去的许多有趣的讨论。我还要感谢 Marco Villa、Eberhard Gill 教授、Jasper Bouwmeester、Bulent Altan 和 Michael Swartwout 教授:你们的建议和批判性问题对我帮助很大,改进了这项工作。我调查中的众多参与者和与我分享经验的许多 CubeSat 开发人员都应该受到衷心的感谢,同时也感谢他们对 CubeSat 错误的公开讨论。如果没有德国航空航天中心的支持,MOVE-II 和这项工作都不可能实现,在此我要特别感谢 Christian Nitzschke 先生。德国各地各个CubeSat项目的毕业生每天都在证明这里有着多么美妙的太空训练计划。
我要感谢斯托尔教授对这项工作的指导以及过去的许多有趣的讨论。我还要感谢 Marco Villa、Eberhard Gill 教授、Jasper Bouwmeester、Bulent Altan 和 Michael Swartwout 教授:你们的建议和批判性问题对我帮助很大,改进了这项工作。我调查中的众多参与者和与我分享经验的许多 CubeSat 开发人员都应该受到衷心的感谢,同时也感谢他们对 CubeSat 错误的公开讨论。如果没有德国航空航天中心的支持,MOVE-II 和这项工作都不可能实现,在此我要特别感谢 Christian Nitzschke 先生。德国各地各个CubeSat项目的毕业生每天都在证明这里有着多么美妙的太空训练计划。
我要感谢 Stoll 教授对这项工作的二级指导以及过去的许多有趣的讨论。我还要感谢 Marco Villa、Eberhard Gill 教授、Jasper Bouwmeester、Bulent Altan 和 Michael Swartwout 教授:你们的建议和批判性问题对我帮助很大,改进了这项工作。我要向众多参与调查的人员和与我分享经验的 CubeSat 开发人员表示衷心的感谢,同时也感谢他们就 CubeSat 错误进行的始终非常公开的讨论。如果没有德国航空航天中心的支持,MOVE-II 和这项工作都不可能实现,在此我要特别感谢 Christian Nitzschke 先生。德国各地各个 CubeSat 项目的毕业生每天都在证明这里有多么出色的太空训练计划。
我要感谢 Stoll 教授对这项工作的第二次监督以及过去的许多有趣的对话。我还要感谢 Marco Villa、Eberhard Gill 教授、Jasper Bouwmeester、Bulent Altan 和 Michael Swarwout 教授:你们的建议以及你们的关键问题对我帮助很大,并改进了这项工作。非常感谢参与我的调查的众多参与者以及与我分享经验的许多 CubeSat 开发人员,并对有关 CubeSat 错误的始终非常开放的讨论表示赞赏。如果没有德国航空航天中心的支持,尤其要感谢 Christian Nitzschke 先生,MOVE-II 和这项工作都是不可能完成的。来自德国各地各个 CubeSat 项目的毕业生每天都在向人们展示这里存在着多么精彩的太空培训项目。
抽象完全自动驾驶汽车(AVS)继续引起巨大的全球兴趣,但预测它们何时将安全,广泛地进行辩论。本文综合了两种截然不同的研究传统 - 计算复杂性和算法的约束与可靠性增长建模和现实世界测试 - 构成了一个集成的定量时间表,以实现未来的AV部署。我们提出了一个数学框架,该框架统一了NP-固有的多代理路径计划,高性能计算(HPC)预测以及广泛的crow-amsaa可靠性增长计算,操作性设计域(奇数)变化,严重性,严重性和部分限制性范围内的分解。通过特定类别的案例研究(例如,消费者汽车,机器人税,高速货运,工业和国防应用),我们展示了如何将HPC LIM局限性,安全性演示要求,生产/监管障碍以及Par-Allel/serial测试策略组合在一起,可以通过级别的5级部署来推出几个Decadess Universal Lovely forvive forvive forvely Levelmose forviens decadess decadess。相反,更受限制的赔率(例如围栏的工业站点或专门的国防行动)可能会在接近中间的任期内参见自治权达到商业生存能力。我们的发现表明,尽管有针对性的域可以更快地实现自动化服务,但处理每个环境的广泛无人驾驶车辆远离造成的环境。因此,本文提供了一个独特而严格的观点,即为什么AV时间表远远超出了短期乐观的范围,强调了复杂和可靠性的每个维度如何施加自己的多年延迟。通过量化这些约束并探索潜在的加速器(例如,高级AI硬件,基础架构上级),我们为研究人员,决策者和行业利益相关者提供了结构化的基准,以更准确地绘制他们在自动驾驶汽车技术方面的期望和投资。
13.摘要(最多 200 个字)本文档旨在启动一个工件,该工件可以进一步发展为一份硬合同需求文档,该文档将强制要求人为设计要求至关重要并要求对程序负责。通过量化高级 HSI 要求,人类工程师能够提供硬件工程师寻求的通过/失败标准。现在的战斗是审查我们日常使用的文档,并定制属于系统设计和子系统设计的文档。目前,人体工程学文档的组织方式是在一个段落中涵盖一般设计和详细设计。定制这些要求并按领域细分它们的目的是增加审查这些文档的便利性,并仅提供对特定系统设计最关键的前期信息。