III-VI 族材料一直受到广泛关注,部分原因是它们是可用于光伏或光电子应用的宽带隙半导体材料 [1–5] 。三甲基铝 (TMA) 是众所周知的铝源,用于半导体制造以通过原子层沉积 (ALD) 或金属有机化学气相沉积 (MOCVD) 的不同工艺生长薄膜,例如 Al 2 O 3 和氮化铝 (AlN) [6–11] 。Al 2 O 3 薄膜在许多不同的应用中作为绝缘体和钝化层发挥着重要作用,它是通过 ALD 沉积的第一个介电氧化物,尽管该工艺中的前体是 AlCl 3 和水 [12] 。使用 TMA 制备 Al 2 O 3 薄膜的原因是三甲基铝在室温下是一种热稳定的高蒸气压 (8.4 Torr) 液体,并且容易与水反应生成 Al 2 O 3 。氮化铝 (AlN) 的有趣特性包括一系列独特的物理特性,从大带隙 (6.2 eV) 和高电阻率,到低介电损耗和高热导率 [13] 。因此,AlN 薄膜在电子领域具有广泛的应用,例如金属-绝缘体-半导体器件中的绝缘层 [14] ,
摘要:众所周知,在现代微电子和纳米电子学中,薄膜结构被广泛用作栅极电介质、钝化层、膜等。本文研究了单晶硅晶片上互连脉冲加热过程中氧化硅薄子层中形成裂纹的问题。本文旨在研究表面热冲击源对薄膜裂纹形成的影响,并详细研究了 SO2 薄膜中裂纹形成的各个方面。在硅衬底-氧化硅子层-铝膜 (Si-SiO 2 -Al) 多层结构上对所做的估计进行了实验验证。作为衬底,使用了磷掺杂的硅单晶晶片,取向为 (111) 方向,电阻率在 = 0.1 Ω . сm 范围内。作者研究了表面金属化层加热的硅晶片(Al-Si 系统)和氧化硅晶片(Al-SiO2 系统)的温度场,既有点热源的情况,也有长矩形金属化路径的情况(假设轨道长度明显超过其宽度)。计算结果表明,金属化路径(宽度 75 μm)横向的温度分布是不均匀的。结果还表明,与 SiO2 膜相比,硅中出现的机械应力水平不足以在热冲击源附近形成裂纹。这是因为硅的抗拉强度高于氧化物。
摘要:将永久微磁体单片集成到 MEMS 结构中可为磁性 MEMS 应用提供诸多优势。一种名为 PowderMEMS 的新技术已用于在 8 英寸晶圆上制造永久微磁体,该技术基于通过原子层沉积 (ALD) 聚集微米级粉末。在本文中,我们报告了由两种不同 NdFeB 粉末粒径制备的 PowderMEMS 微磁体的制造和磁性特性。在 75 ◦ C 的低 ALD 工艺温度下实现了 423 mT 的剩磁和 924 mT 的固有矫顽力,使该工艺与 MEMS 技术兼容。借助 Wohlfarth 方程讨论了微磁体中的磁可逆机制。为了确保这种集成微磁体在不同应用环境中的可操作性,我们进行了一系列实验,系统地研究了热稳定性和腐蚀稳定性。粉末颗粒尺寸较大(d50 = 25 µ m)的 NdFeB 微磁体在空气中表现出较高的热稳定性。此外,通过等离子体增强化学气相沉积 (PECVD) 沉积的额外氧化硅钝化层显著提高了微磁体的腐蚀稳定性。所给出的结果证明了 PowderMEMS 微磁体的耐用性,使其能够应用于微流体、传感器、执行器和微电子等各个领域。
摘要:高κ电介质是介电常数高于二氧化硅的绝缘材料。这些材料已经在微电子领域得到应用,主要用作硅 (Si) 技术的栅极绝缘体或钝化层。然而,自过去十年以来,随着宽带隙 (WBG) 半导体的广泛引入,如碳化硅 (SiC) 和氮化镓 (GaN),后硅时代开始了,这为高κ材料在这些新兴技术中的应用开辟了新的前景。在此背景下,铝和铪的氧化物(即 Al 2 O 3 、HfO 2 )和一些稀土氧化物(例如 CeO 2 、Gd 2 O 3 、Sc 2 O 3 )是有前途的高κ二元氧化物,可用作基于 SiC 和 GaN 的下一代大功率和高频晶体管的栅极介电层。本综述论文概述了用于后硅电子器件的高介电常数二元氧化物薄膜。特别地,重点关注通过原子层沉积在 WBG 半导体(碳化硅和氮化镓)上生长的高 κ 二元氧化物,无论是非晶态还是晶体膜。讨论了沉积模式和沉积前或沉积后处理的影响。此外,还介绍了这些薄膜的介电行为,并报告了一些应用于 SiC 和 GaN 晶体管的高 κ 二元氧化物的示例。强调了这些技术的潜在优势和当前的局限性。
关键词:非光定义聚酰亚胺、固化、C&D Track、CascadeTek 烤箱、互连和 GaAs。摘要 化合物半导体行业使用多种材料来制造用于金属互连的层间电介质薄膜。这些材料包括 BCB、聚酰亚胺和硅电介质。在本文中,我们讨论了在 BAE 系统微电子中心 (MEC) 制造工厂的新加工设备上进行的聚酰亚胺薄膜工艺鉴定。这项工作包括对用于聚酰亚胺涂层的新涂层轨道和用于固化聚酰亚胺涂层薄膜的新固化烤箱的鉴定。引言聚酰亚胺薄膜具有低介电常数、高模量和相对较高的热稳定性、化学稳定性和机械稳定性 1, 2 。这些特性使其成为众多半导体和微电子处理应用的有吸引力的候选者。这些应用包括使用聚酰亚胺薄膜作为倒装芯片封装中的钝化层、印刷电路板的基板、多芯片模块沉积电介质封装中的基板、多层金属互连中的电介质夹层等。3 本文讨论了将聚酰亚胺薄膜用于金属互连,因为其介电常数低,可以降低寄生电容。金属互连将集成电路 (IC) 的各个部分电连接起来。互连结构对于现代 IC 制造至关重要。图 1 显示了典型互连结构的横截面。互连由交替的金属层和电介质层制成。这些层经过图案化,形成连接电路 1、2、4 的各个组件的电通路。
本文报告了两项 AlGaN / GaN 高电子迁移率晶体管 (AlGaN / GaN HEMT) 技术(器件“A”和器件“B”)的可靠性研究。对雷达应用的实际工作条件下承受应力的器件进行了故障分析研究。这些器件经过脉冲射频长期老化测试,11000 小时后射频和直流性能下降(漏极电流和射频输出功率下降、夹断偏移、跨导最大值下降、跨导横向平移以及栅极滞后和漏极滞后增加)。热电子效应被认为是钝化层或 GaN 层中观察到的退化和捕获现象的根源。光子发射显微镜 (PEM)、光束诱导电阻变化 (OBIRCH)、电子束诱导电流 (EBIC) 测量与这一假设一致。这三种技术揭示了沿栅极指状物的非均匀响应和不均匀分布,此外,在漏极侧或源极侧的栅极边缘上存在一些局部斑点。对这些斑点进行光谱 PEM 分析可识别出可能与位错或杂质等晶体缺陷有关的原生缺陷。对 AlGaN / GaN HEMT 的两种技术进行的原子探针断层扫描 (APT) 分析支持了这一假设。APT 结果显示存在一些化学杂质,如碳和氧。这些杂质在器件“A”中的浓度相对较高,这可以解释与器件“B”相比,该器件的栅极滞后和漏极滞后水平较高。
随着互连密度不断缩小,以及制造更细间距基板的成本不断上升,使用传统有机堆积基板的倒装芯片封装在细间距布线方面面临着重大挑战。为了满足这些需求,TSV 中介层应运而生,成为一种良好的解决方案 [1-3]。TSV 中介层提供高布线密度互连,最大限度地减少 Cu/低 k 芯片与铜填充 TSV 中介层之间的热膨胀系数 (CTE) 失配,并由于芯片到基板的互连更短而提高电气性能。TSV 中介层晶圆是通过在硅晶圆上蚀刻通孔并用金属填充通孔来制造的。业界常用的两种 TSV 方法涉及“先通孔/中通孔”和“后通孔”工艺流程。本文中的工作使用“先通孔/中通孔”流程,因为它提供了互连密度的最大优势。通常,使用深反应离子蚀刻 (DRIE) 工艺蚀刻 TSV 通孔以形成高纵横比通孔。 TSV 的直径通常为 10-20 微米,深度为 50-100 微米。TSV 的壁衬有 SiO2 电介质。然后,形成扩散屏障和铜种子层。通过电化学沉积用铜填充通孔。使用化学机械抛光/平坦化 (CMP) 去除铜覆盖层。使用标准后端制造工艺在中介层顶部形成 M1 – Mx 的互连线。中介层顶部涂有钝化层并形成微凸块焊盘。
由 HBr/O 2 组成的等离子体通常用于硅蚀刻工艺,如栅极蚀刻工艺或浅沟槽隔离蚀刻,由于人们对此类化学反应中的硅蚀刻相当了解,因此它成为研究等离子体脉冲对气相和等离子体-表面相互作用的影响的最佳选择。目标是了解连续等离子体和脉冲等离子体之间的根本区别,以及等离子体产生的变化如何影响最终的图案转移。在论文 I 中,我们展示了等离子体脉冲对离子通量和离子能量的强大影响。1 结果显示,占空比 (dc) 而不是脉冲频率对这些参数有显著影响。在本文中,我们重点研究等离子体脉冲对 HBr/O 2 等离子体中的蚀刻机制和图案转移的影响。先前的实验已经证明脉冲等离子体中等离子体引起的损伤有所减少,2 – 4 通常通过使用扫描电子显微镜 (SEM) 成像、椭圆偏振测量和 X 射线光电子能谱 (XPS) 对侧壁钝化层 (SPL) 进行形貌分析。许多作者已经研究了 HBr/O 2 等离子体对硅和 SiO 2 的蚀刻机理。5 – 13 下面总结了 Si 和 SiO 2 蚀刻的基本机理,其中考虑了原料气中极小比例的氧气。含溴、氢和(较少量)氧的离子撞击硅表面、分解、破坏键并形成富含卤素的非晶层,也称为反应蚀刻层 (REL),其中含有 H、Br 和一些 O 原子。非晶层的厚度和成分会根据离子能量、压力和原料气流量而变化。由于氢原子比其他粒子小得多,它们可以更深地渗透到硅层中,然后硅原子可以因碰撞而解吸,或可以融入挥发性物质,如 SiBr 4。含氢分子如 SiH 2 Br 2 的挥发性更强,13 但硅蚀刻并不
将基于多甲基丙烯酸酯/多甲基丙烯酸酯(PS/ PMMA)块共聚物组成的自组装形成的纳米骨的最佳策略投资到硅底物中。作者表明,特定问题与通过自组装获得的PS面膜的等离子体蚀刻有关。的确,由于亚15 nm接触孔的纳米尺寸及其固有的高纵横比(> 5),因此必须重新审视微电子工业中通常用于蚀刻SIO 2和硅的等离子体蚀刻过程。特别是,蚀刻各向异性依赖于特征侧壁上钝化层的形成的过程不适合纳米尺寸,因为这些层倾向于填充导致蚀刻停止问题的孔。同时,与在高方面比率纳米骨中克服差分充电效应的典型过程相比,必须增加离子轰击能。然而,通过将适当的过程(例如同步的脉冲等离子体)进行开发,作者表明,通过使用块共聚物和硬面膜策略,可以将70nm深的孔深孔进入硅。这些实验产生的另一个有趣的观察结果是,对于亚15 nm孔,几个nm的临界维度(CD)缩合会导致强大比率依赖性蚀刻速率。此外,在每个等离子体步骤之后,对孔的CD的分散体进行了仔细的分析表明,CD控制远非令人满意的高级CMOS技术要求。v C 2014美国真空学会。[http://dx.doi.org/10.1116/1.4895334]关键问题来自从PS/PMMA矩阵中的未完成的PMMA在我们的自组装过程中的去除:可变量的PMMA保留在PS孔中,从而导致蚀刻步骤中的微功能效应,从而产生CD控制损失。也许可以通过将紫外线释放酸处理与乙酸处理相结合,以在等离子体蚀刻之前提供不含PMMA残基的PS膜,以解决此问题。
近年来,氮化镓 (GaN) 基高电子迁移率晶体管 (HEMT) 因其在降低开关损耗、维持高击穿电压以及保持高温稳定性方面所表现出的卓越性能,其商业化进程不断加快 [1,2]。大尺寸 Si 衬底上 GaN 外延生长技术的进步降低了生产成本。同时,Si 上的 HEMT 器件可以轻松集成到现有的 Si 铸造厂中 [4-6]。上述优势使 GaN 基 HEMT 器件更接近大众市场应用。阻挡层是 HEMT 器件中的关键元件之一,它决定了导电通道的电阻。AlGaN 是最常用的阻挡材料。在 AlGaN / GaN 界面区域形成的二维电子气 (2DEG) 表现出良好的稳定性、低的薄层电阻、高的载流子密度和高的电子迁移率 [7,8]。由于在 AlN / GaN 界面区域形成了更高的 2DEG 密度,AlN 作为阻挡层材料也引起了人们的关注 [9]。据报道,薄层电阻 (Rs) 值低至 128 Ω/sq,2DEG 密度为 3.21 × 10 13 / cm 2 [10]。此外,在 AlN 系统中可以避免合金散射,从而提高 2DEG 霍尔迁移率 [11,12]。已经证明了基于 AlN 阻挡层的 HEMT 器件具有低栅极漏电和高 I on / I off 比 [13]。表 1 总结了最近对具有最佳 Rs 性能的 AlN / GaN 异质结构的研究。然而,由于 AlN 与 GaN 沟道层的晶格失配较大 (2.5%),因此 AlN 的弛豫是一个主要挑战。氮化硅 (SiN x ) 帽层已被用作表面钝化层,以避免/减少 AlN 弛豫 [ 14 ] 。然而,钝化帽层的成分和厚度对抑制弛豫的影响很少被研究。在本文中,我们报告了包含原位生长的 GaN 和/或 SiN x 帽层的 AlN/GaN 异质结构的长期 2DEG 稳定性。