在过去的四十年中,原子层沉积 (ALD) 作为一种薄膜生长技术得到了广泛的应用 1,2。它的可扩展性、前所未有的保形性和精确到原子级的厚度控制,都使其成为大多数纳米制造工作的宝贵资产,在商业半导体制造中发挥着关键作用。尽管 ALD 主要用于生长相对简单的化合物,例如二元氧化物、氮化物或硫化物(大部分为非晶态),但它也用于生长金属 3 ,最近还实现了更复杂的材料 4 ,包括钙钛矿 5–9。使用 ALD 技术历史最悠久的材料之一是 SiO 2 10,它是微电子工业中的关键元素,可用作钝化层和栅极氧化物等。相关材料 GeO 2 的 ALD 生长不那么普遍;其使用 ALD 的生长方法相对较少,而且其可能的前体也没有太多经过测试 11–13 。对 GeO 2 薄膜的研究主要致力于 GeO 2 /Ge 界面的研究,GeO 2 薄膜被提议作为降低 Ge 和顶部高 K 电介质之间界面态浓度的手段 14–16 ,目的是实现具有 Ge 基沟道的 MOSFET。在这些研究中,使用了热或等离子体氧化以及气相生长 17,18 。值得一提的是,这些工作使用含烷氧基或卤化物配体的前体,这会导致相对较慢的反应速度。过去已经研究了由 SiO 2 和 GeO 2 多层组成的薄膜,包括溶液和气相沉积方法 19–21 ,主要关注它们的光学特性。在这项工作中,我们展示了使用四(二甲氨基)锗 (IV) (TDMAGe) 作为前驱体,可以通过热 ALD 沉积 GeO 2 以及 SiO 2 /GeO 2 多层。我们使用 Picosun R-200 高级热壁 ALD 系统,其腔室通向一个手套箱,其中含有氮气,氧气和水的浓度受控。我们使用
锂离子电池(LIB)已成为绿色经济过渡的重要技术,因为它们被广泛用于便携式电子,电动汽车和可再生能源系统中。固体电解质中相(SEI)是LIB的正确操作,性能和安全性的关键组成部分。SEI源于阳极 - 电解质界面的最初热量稳定性,所得的电解质还原产物通过形成电化学缓冲窗口稳定界面。本文旨在使第一个(但很重要)步骤,以增强广泛使用的反应力场(RAEXFF)的参数化,以确保对LIBS中SEI成分的精确分子动力学(MD)模拟。为此,我们专注于氟化锂(LIF),这是一种非常感兴趣的无机盐,这是由于其在钝化层中的有益特性。该协议在很大程度上依赖于各种python库,该库旨在与原子模拟一起使用,允许对所有重新聚体步骤进行强有力的自动化。所提出的配置集和所得数据集,允许新的Reaxff恢复无机盐的固体性质,并改善MD模拟中的质量传输属性预测。优化的REAXFF通过准确调节固体晶格中锂的扩散性,从而超过了先前可用的力场,从而在室温下预测的两阶提高了两阶数字。然而,我们对模拟的全面研究表明,Reaxff对训练集的敏感性很强,从而使其能够插入势能表面具有挑战性。因此,可以通过利用提出的互动重新聚体化协议来构建数据集,从而有效地利用RAEXFF的当前表述来建模特定且定义明确的现象。总体而言,这项工作代表了精确的反应性MD模拟迈克斯的重要第一步,阐明了Reaxff力场参数化的挑战和局限性。所证明的局限性强调了通过我们的交互式重新聚集协议开发更通用和先进的力场来提高仿真的潜力,从而实现了将来更准确,更全面的MD模拟。
气候变化是一个紧迫的全球问题,可以通过使用电动汽车减少CO 2排放来部分解决。在这种情况下,高能和高功率密度电池至关重要。LINI 0.5 MN 1.5 O 4(LNMO)基于基于的单元在这方面吸引人,因为它满足了几种要求,但不幸的是受能力褪色的限制,尤其是在升高温度下。lnmo在〜4.7 V(vs. li + /li)下运行,其中传统的锂离子电池(LIB)电解质在热力学上不稳定。本文研究了LNMO细胞中的降解机制以及解决这些问题的各种实用策略。在第一部分中,开发了一种称为合成电荷的技术 - 伏安法(SCPV),以更好地了解某些常见电解质的氧化稳定性。第二部分着重于使用粘合剂的使用,这些粘合剂可能有可能在lnmo细胞中形成人造阴极 - 电解质相互作用。聚丙烯腈(PAN)通常被认为是氧化稳定的,但是在LNMO的工作电压下被证明会降解。研究了第二个聚合物(PAA)的第二个聚合物,用于较高的电极质量负荷,但与羧甲基纤维素(CMC)基准相比,高内部电阻导致初始放电能力较差。为了有效地减轻容量褪色,在第三部分的LNMO细胞中探索了三个不同的电解质。首先,使用了一种离子液体的电解质,1.2 M锂双(氟磺磺酰基)酰亚胺(LIFSI)在N-丙基N-甲基吡咯烷二(Fluorosulosulfonyl)Imide(Pyr 13 FSI)中被用于N-丙基-N-甲基吡咯烷二烯。X射线光电子光谱(XPS)分析表明,该电解质通过形成稳定的无机表面层来稳定电极,从而稳定电极。第二,对含硫烷的电解质的研究表明,尽管初始循环显示出较高的降解,但在电极上产生的钝化层仍能稳定循环。In a third study, tris(trimethylsilyl)phosphite (TMSPi) and lithium difluoro(oxalato)borate (LiDFOB) were investigated as electrolyte additives in a conventional electrolyte, and 1 wt.% and 2 wt.% of the additives, respectively, showed improved electrochemical performance in LNMO-graphite full cells, highlighting the role of these在正极和负电极处启用相间层的添加剂。总的来说,这些研究提供了有关界面化学对于LNMO细胞稳定运行的重要性的见解,并确定了进一步量身定制的策略。
通过 ALD 循环次数可以实现区域选择性沉积 (ASD)。然而,对薄膜生长的横向控制,即区域选择性沉积 (ASD),对于 ALD 来说要困难得多。尤其微电子应用需要 ASD 来满足制造要求,因为关键特征尺寸缩小到纳米级,而且通过自上而下的光刻方法进行图案化变得越来越具有挑战性。[2,3] 光刻掩模需要以纳米级精度对准,即使是最轻微的掩模错位也必然会导致边缘位置误差 (EPE)。在 ALD 中实现 ASD 的传统方法可分为三大类:1) 非生长区域钝化;2) 生长区域的活化;3) 使用固有选择性沉积化学。在类别 (1) 中,非生长区域用钝化自组装单分子层 (SAM) 或聚合物膜进行功能化。 [4,5] 通常,当前体吸附在非理想组装或部分降解的 SAM 上时,会发生选择性损失。吸附在 SAM 上的前体分子作为后续前体剂量的反应位点,从而丧失选择性。[2] 在下一个处理步骤之前,还必须完全去除钝化层。在类别 (2) 中,生长区域表面在 ASD 之前进行功能化,以实现薄膜生长。[6–7] 然后,薄膜仅沉积在功能化表面上,而其他区域保持清洁。这种方法规定了非生长和功能化生长表面上的薄膜成核的明显对比。因此,它主要限于金属 ALD 工艺,因为金属表面比其他表面更容易成核。此外,需要仔细控制剂量以维持生长选择性。由于 ASD 的活化层被 ALD 膜掩埋,因此下一个处理步骤可以直接进行。在类别 (3) 中,即固有选择性 ALD,选择性完全由前体与基底上不同材料表面之间的反应决定。在正在制造的薄膜器件结构表面上,不同的材料暴露于 ALD 前体,但薄膜仅生长在某些优选材料上,从而定义生长区域。这是真正的自下而上的处理,将整体图案化步骤减少到最低限度。由于图案自对准,因此排除了 EPE。出于这些原因,(3) 是 ASD 的一个非常有吸引力的选择,但控制表面化学以在几个 ALD 循环中保持 ASD 极具挑战性。因此 (3) 主要限于金属的 ASD。[8–9]
使用不同靶到基片距离的化学计量氮化硅靶,通过射频磁控溅射在单面 P 型抛光掺硼硅晶片基片上沉积氮化硅薄膜。改变靶到基片的间距(非常规参数)以优化表面粗糙度和晶粒尺寸。这种优化提供了均匀、密集的氮化硅薄膜的正态分布,没有表面裂纹。采用原子力显微镜探索氮化硅薄膜的精确表面粗糙度参数。所有样品的表面粗糙度和晶粒分析都表现出直接关系,并与靶到基片的间距呈反比关系。通过以下参数分析了 Si3N4 的表面形貌:平均粗糙度、均方根粗糙度、最大峰谷高度、十点平均粗糙度、线的偏度和峰度。氮化硅薄膜的表面粗糙度在基于氮化硅波导的生物传感器制造中具有重要意义。 (2022 年 8 月 4 日收到;2023 年 4 月 3 日接受) 关键词:原子力显微镜、射频磁控溅射、氮化硅、靶材到基板间距、薄膜 1. 简介 氮化硅具有卓越的光学、化学和机械性能,是微电子学中用作电介质和钝化层 [1] 以及微机电系统 (MEMS) 中结构材料最广泛的材料 [2, 3]。氮化硅薄膜由于其在可见光和近红外 (NIR) 区域的高折射率和透明度,在光电子应用中也发挥着至关重要的作用 [4, 5]。氮化硅薄膜在光电子领域的主要应用是基于光波导的生物传感器作为平面光波导 [6-8]。平面光波导是一种三层结构,其中通常称为芯的高折射率薄膜夹在两个低折射率膜(称为下包层和上包层)之间。平面波导内部的光传播基于全内反射原理。据报道,光波导中芯体表面的粗糙度是造成波导边界处光传播损耗的原因 [10, 11]。这是由于界面处的反射和折射现象而不是全内反射造成的。芯体的粗糙表面可以将光散射到不同方向。芯体和包层之间的折射率差 ∆n 越大,光在芯体中的限制就越大。因此,由于氮化硅的折射率约为 2,而二氧化硅的折射率约为 1,因此二氧化硅/氮化硅/二氧化硅的特定结构是平面光波导的合适候选材料。46 作为上下包层,折射率差 ∆n ~ 0.5[9]。Si 3 N 4 薄膜通过低压化学气相沉积、热蒸发、等离子体增强化学气相沉积和磁控溅射系统制备[12-16]。然而,磁控溅射技术由于无毒气体、低温沉积、易于调节沉积速率和沉积系统简单而比 PECVD 技术具有相当大的优势[17]。薄膜的常规参数
在 DRAM 器件中制造电荷存储电容器时,高纵横比 (AR) 沟槽对于实现大电容值必不可少。高 AR 沟槽的蚀刻会受到固有 RIE 滞后机制的影响,这是由于深沟槽底部的离子能量和蚀刻物质数量减少所致。本文提出了两种方法来尽量减少这些问题,从而实现更高的硅蚀刻速率和更深的沟槽。本文所述工作中使用的气体混合物为 HBr + NF 3 + O 2 。沟槽蚀刻工艺的设计目的是在蚀刻沟槽时在侧壁上连续沉积一层薄钝化膜。这种氧化物状钝化膜 (SiO x F y Cl z ) 可防止沟槽侧壁在 XY 平面表面被蚀刻时被蚀刻。在蚀刻过程中平衡形成钝化膜对于在高纵横比沟槽蚀刻中实现高度各向异性至关重要。尽管钝化膜形成于包括蚀刻前沿在内的所有表面上,但沟槽底部的膜却不断被入射到该表面上的高能离子去除。然而,侧壁上的膜不受离子轰击(除了那些以掠射角接收离子且能量 > 阈值能量的区域),因此不会被蚀刻,从而防止硅的横向蚀刻。该过程还提高了掩模选择性,因为钝化膜也沉积在掩模表面上,从而降低了其有效蚀刻速率。据悉,蚀刻工艺内置有沉积组件,可在沟槽表面形成氧化物状钝化膜。由于沟槽开口附近的壁暴露在高浓度反应物等离子体中的时间最长,因此此处的沉积物较厚(> 25 nm),并随着深度逐渐变薄至 < 5 nm。沟槽下部沉积物较薄的另一个原因是,从倾斜掩模偏转的一些离子以掠射角到达该区域并使薄膜变薄。顶部沉积物较厚的直接后果是开口收缩,从而减小了这一临界尺寸,这反过来又通过减少进入沟槽孔的离子和中性粒子的数量而增加了 RIE 滞后。因此,可实现的深度减小,电池电容也减小了。显然,通过减薄衬里定期扩大该开口将允许更多蚀刻物质进入沟槽,底部的立体角增加,从而实现更高的硅蚀刻速率。虽然减薄可以在单独的系统中完成,但我们建议在本文中现场执行此步骤。需要定制此原位等离子清洗工艺,以便在此步骤中不会显著蚀刻掩模。这很关键,因为减薄工艺按要求,等离子体中几乎没有或完全没有沉积成分。我们已成功使用硅烷(例如 SiH 4 )和含 F 气体(例如 NF 3 )的混合物以及少量或完全没有氧气来进行此减薄步骤。另一种方法涉及去除钝化层