XiaoMi-AI文件搜索系统
World File Search SystemFPGAS
StreamBrain：一种用于 CPU、GPU 和 FPGA 上的类脑神经网络的 HPC 框架
摘要 基于反向传播的现代深度学习方法越来越受欢迎，并已用于多个领域和应用领域。与此同时，还有其他鲜为人知的机器学习算法，它们具有成熟而坚实的理论基础，但其性能仍未被探索。类似大脑的贝叶斯置信传播神经网络 (BCPNN) 就是一个例子。在本文中，我们介绍了 StreamBrain——一个允许基于 BCPNN 的神经网络实际部署在高性能计算系统中的框架。StreamBrain 是一种领域特定语言 (DSL)，概念上类似于现有的机器学习 (ML) 框架，并支持 CPU、GPU 甚至 FPGA 的后端。我们通过经验证明 StreamBrain 可以在几秒钟内训练著名的 ML 基准数据集 MNIST，并且我们是第一个在 STL-10 大小网络上展示 BCPNN 的人。我们还展示了如何使用 StreamBrain 进行自定义浮点格式训练，并说明了使用 FPGA 对 BCPNN 使用不同 bfloat 变体的影响。关键词 HPC、无监督学习、表示学习、神经网络、AI、新兴机器学习、BCPNN、GPU、FPGA
使用英特尔® FPGA 在高性能工业相机中实现实时图像处理
科学相机满足物理和生命科学应用的超低噪声、高灵敏度要求。它们通常用于量子计算、天文成像、细胞成像和药物发现应用。滨松利用 30 年的研究经验开发了新型 ORCA-Quest qCMOS 科学相机。这款相机是第一款实现光子数分辨的相机，可以计算每个像素上存在的光电子。由于光子数分辨受噪声性能的严重影响，滨松努力实现 0.27 电子均方根的超低读出噪声。
采用 Flash*Freeze 技术的耐辐射 ProASIC3 低功耗航天闪存 FPGA
特性和优点 符合 MIL-STD-883 B 类标准 封装 • 带有六西格玛铜包裹铅锡柱的陶瓷柱栅阵列 • 平面栅阵列 • 陶瓷四方扁平封装 低功耗 • 大幅降低动态和静态功耗 • 1.2 V 至 1.5 V 内核和 I/O 电压支持低功耗 • Flash*Freeze 模式下的低功耗 辐射性能 • 25 Krad 至 30 Krad，传播延迟增加 10%（TM 1019 条件 A，剂量率 5 Krad/min） • 晶圆批次特定的 TID 报告 高容量 • 600 k 至 3 M 个系统门 • 高达 504 kbits 的真双端口 SRAM • 高达 620 个用户 I/O 可重编程闪存技术 • 130 纳米、7 层金属（6 铜）、基于闪存的 CMOS • 上电实时(LAPU) 0 级支持 • 单芯片解决方案 • 断电时保留已编程的设计 高性能 • 350 MHz (1.5 V) 和 250 MHz (1.2 V) 系统性能 • 3.3 V、66 MHz、66 位 PCI (1.5 V)；66 MHz、32 位 PCI (1.2 V) 在系统编程 (ISP) 和安全性 • ISP 使用片上 128 位高级加密标准 (AES) 通过 JTAG 解密（符合 IEEE 1532 标准） • FlashLock ® 设计用于保护 FPGA 内容 高性能布线层次结构 • 分段、分层布线和时钟结构
AN5558：空间应用中 RTG4™ 和 RT PolarFire® FPGA 的热管理和安装方法（早期 AC486）
结到外壳 (Θjc) 热阻设置：在封装顶部安装一个充当边界条件的冷板。较热结和冷板之间的温差迫使热量从芯片表面流到封装顶部。根据 CG/CGG1657 和 CG1509 封装的结构，由于结到外壳的热阻较低，因此可以通过 Kovar 盖散热（图 1 和表 1-1）。但是，绑在 Kovar 盖顶部的散热器会增加 CG/CGG1657 和 CG1509 封装的质量。航天器发射期间封装所经受的冲击和振动可能会使封装的焊柱引脚承受巨大的应力，从而对焊柱引脚和焊点造成潜在损坏。此外，用于将盖子粘合到硅芯片背面的热界面材料 (TIM) 可能会损坏。
使用基于 SRAM 的 FPGA 上的动态部分重配置对 TMR 开源 RISC-V 处理器进行故障注入
摘要 — 基于 SRAM 的 FPGA 经常用于太空应用中的关键功能。通常需要在这些 FPGA 中实现软处理器来满足任务要求。开放 ISA RISC-V 允许开发各种开源处理器。与所有基于 SRAM 的 FPGA 数字设计一样，这些软处理器容易受到 SEU 的影响。本文介绍了对一组新推出的开源 RISC-V 处理器的性能和相对 SEU 敏感度的研究。利用动态部分重构，这种新颖的自动测试设备可以快速部署不同的实现并通过故障注入评估 SEU 敏感度。使用 BYU 的新 SpyDrNet 工具，还将细粒度 TMR 应用于每个处理器，结果显示敏感度降低了 20 倍到 500 倍。
DSPmagazine - Xilinx
用于 DSP 的 FPGA 市值已超过 5 亿美元；事实上，该细分市场的增长速度快于规模更大、更成熟的 DSP 芯片市场。原因多种多样，但性能是主要驱动因素，因为 FPGA 在最大带宽和可同时处理的通信通道或视频流数量方面轻松超越传统 DSP 芯片。随着 FPGA 通过先进的 CMOS 处理变得更加强大和便宜，独立的 FPGA DSP 解决方案正变得实用。在最近对来自 30 个国家的 300 多名 DSP 专业人士进行的调查中，Forward Concepts 问道：“在您的应用程序中，哪些芯片类型用于执行 DSP 算法（而不是数据处理）？”图 1 中 DSP 和 FPGA 的比较结果清楚地表明，FPGA 在 DSP 中发挥着日益重要的作用，并且作用多种多样。正如预期的那样，通用 (GP) 定点 DSP 获得最多的提及，其次是 GP 浮点 DSP。但值得注意的是，用于 DSP 的独立 FPGA 在获得的响应数量上表现出色，与作为加速器的 FPGA 与 DSP 配对的响应数量相同。令人惊讶的是，与 RISC 配对的 FPGA 也表现出显着的
质子诱导的单事件对28 nm Kintex-7 FPGA
现场可编程栅极阵列（FPGA）由于有能力，低价和高性能等优势，因此受到了各种领域的研究人员的广泛关注。商业FPGA越来越多地用于卫星和其他航天器中。然而，航空航天环境带来了严重的挑战，这是由于带电的颗粒可以轻松在基于SRAM的FPGA的资源中引起单事件效应（参见），例如可配置的逻辑块（CLBS）和块状-RAMS（BRAMS）[1]。因此，在将FPGA的敏感性应用于航空航天工程时，有必要评估它们的敏感性。考虑到单事件不适（SEU）是最常见的现象，因此对FPGA的SEU评估对于采用有针对性的方法来加强设备至关重要。随着技术的缩放，FPGA的特征大小降低到28 nm甚至更小，FPGA中每瓦的资源和性能量得到了极大的改善。seu发生时，当粒子弹动一个单个存储单元时，当粒子在同一帧中的几个位时，在FPGA中发生了多位upsess（MBU）。特征大小的降低的影响很复杂：降低特征大小会导致细胞之间的距离降低。然后粒子可以影响几个细胞，因此，MBU在FPGA上的概率变得更高。此外，还降低了导致浮动的LET阈值，这会导致SEU敏感性增加，这是由于特征尺寸的降低而增加[2]。已经对FPGA进行了大量研究，其特征大小为28 nm甚至更小。最近的工作[3]描述了不同的
微电子行业概况
两种最常见的微芯片架构类型是专用集成电路 (ASIC) 和现场可编程门阵列 (FPGA)。ASIC 是量身定制的，专为特定目的而设计和优化，具有优化该应用的性能和效率的优势。GPU 是一个常见的例子。另一方面，FPGA 则更为通用，它牺牲了对任何一种应用的优化，以在更广泛的应用中获得更大的规模经济。正如“现场可编程”所暗示的那样，FPGA 更适合需要不断更新算法的应用，例如无线通信和驾驶辅助系统。2 在国防领域，FPGA 常见于声纳和雷达等应用的信号处理板上。3 然而，这种明确的区别在实践中往往很模糊，因为 FPGA 越来越多地针对人工智能 (AI) 或 5G 等更具体的应用进行量身定制，并且这两种芯片架构在复杂性和精密性方面都涵盖了广泛的产品。
国防和政府应用的后量子密码学：概述和用例
PQShield 为应用程序/系统开发人员提供软件库，以及用于 FPGA、SoC 或 ASIC 的硬件 IP。PQC 软件库适用于标准处理器 (X86、ARM) 以及内存受限的嵌入式系统，并且可以部署在大多数计算机系统上。硬件 IP 范围从数学加速器到完全自主的加密子系统，可以轻松集成到 FPGA 或新的处理器设计中。
将人工智能部署到战术边缘：Tercero Technologies 是...
据 Evans 所说，“我辞职后决定专注于 FPGA，因为我知道它们将成为机器学习推理领域特定加速器中更重要的技术。事实证明，FPGA 在过去几年中确实发展迅速，包括 AMD 于 2022 年以 350 亿美元收购 FPGA 技术市场领导者 Xilinx。但当 SBIR 主题发布时，并没有提到 FPGA。相反，该主题暗示了另一种技术，例如 GPU，它在机器学习中非常流行。我冒了一点风险，写了我的提案，说 GPU 很棒，但 FPGA 是未来，是未来的发展方向。虽然有风险，但成功了。令我惊讶的是，我们是唯一一家入选第一阶段的公司。我当时并不知道这一点，但事实证明海军陆战队熟悉 FPGA 技术。”