XiaoMi-AI文件搜索系统
World File Search SystemZynq
开发用于基于 16 nm FinFET 的 FPGA 老化测量的高精度和稳定性测试台
本文介绍了一种测试台的开发，用于测量 Xilinx 的 Zynq UltraScale + FPGA 中使用的 16nm FinFET 的老化情况。在设置中选择并实施了环形振荡器 (RO) 漂移测量方法。然而，RO 电路不仅对老化敏感，而且对温度和电压也敏感。为了减轻对温度和电压的不良敏感性，我们安装了一个调节系统来控制 FPGA 的温度和内部电压，并根据温度和电压表征 RO 频率以应用后测量补偿。我们通过使用 GPS 信号作为时间参考改进了测量电路。进行了 1000 小时测试，测试温度为 (T FPGA = 100 ◦ C) ，测试温度为 (V FPGA = V nom + 25%)，结果显示 RO 频率漂移明显低于 0.1%，测量精度为 0.9 × 10 − 4。
OpenIPMC：一款免费开源的智能平台管理控制器软件
摘要 —OpenIPMC 是一款免费的开源软件，旨在实现智能平台管理控制器 (IPMC) 的逻辑。IPMC 是符合先进电信计算架构 (ATCA) 标准的电子板的基本组件，目前已被许多高能物理实验采用。IPMC 负责监控电路板的健康参数、管理其电源状态以及为远程客户端提供电路板控制、调试和恢复功能。OpenIPMC 基于 FreeRTOS 实时操作系统，设计为独立于架构，允许将其用于为各种微控制器设计的固件中。拥有完全免费和开源代码是此类软件的一个创新方面，使用户可以完全自定义。在本文中，我们介绍了 OpenIPMC 的功能和结构，以及它在 Xilinx Zynq UltraScale+ (ZynqUS+)、Espressif ESP32 和 ST Microelectronics STM32 架构上的示例实现。
Kria KV260 Vision AI 入门套件数据表
Xilinx ® Kria™ KV260 Vision AI 入门套件由非量产版 K26 系统级模块 (SOM)、载卡和散热解决方案组成。SOM 非常紧凑，仅包含关键组件，例如基于 Zynq ® UltraScale+™ MPSoC 的硅片器件、内存、启动和安全模块。载卡允许各种接口选项，并包括电源解决方案和用于摄像头、显示器和 microSD 卡的网络连接器。散热解决方案具有散热器、散热器盖和风扇。Kria KV260 Vision AI 入门套件旨在为客户提供一个平台来评估他们的目标应用，并最终使用 Xilinx K26 SOM 设计自己的载卡。虽然 SOM 本身在各个市场和应用中具有广泛的 AI/ML 适用性，但 Kria KV260 Vision AI 入门套件的目标应用包括智能城市和机器视觉、安全摄像头、零售分析和其他工业应用。
SoC 上卷积神经网络加速器的高效 HLS 实现
摘要 —卷积神经网络 (CNN) 在图像识别和分类等许多应用中都取得了很高的准确率。然而，由于其参数量大且所需运算密集，通用处理器无法达到所需的推理性能水平。最近，人们开发了各种用于深度 CNN 的硬件加速器来提高 CNN 的吞吐量。在这些加速器中，基于现场可编程门阵列 (FPGA) 的加速器因其高性能、低功耗、高可重构性和快速开发周期而引起了广泛关注。此外，高级综合 (HLS) 工具的可用性减轻了编程负担并提高了基于 FPGA 的加速器设计人员的工作效率。本文提出了一种用于 CNN 卷积层的基于 FPGA 的加速器的 C++ HLS 实现。作为案例研究，我们使用 SDSoC 开发环境在 Xilinx Zynq UltraScale+ MPSoC ZCU104 评估板上使用 Resnet50 CNN 评估所提出的加速器，实现了高达 339 倍的推理加速。
19年经验“我喜欢接受技术挑战......
RTOS ：ZephyrOS、FreeRTOS、BOOTLOADER U-boot、tf-a、optee、mcumgr 语言 C、Python、JAVA、Javascript P YTHON LIB asyncio、dbus-next 框架和工具 Eclipse、GIT、GCC、make、ninja、KICAD 微处理器/FPGA ARM CORTEX-M0/M3/M4 A7、nrf52、octavo SIP、ZYNQ 7000 SoCs、DSP C665x 协议/接口 USB、I2C、SPI、I2S、QSPI、PCM、SAI、以太网、RGMII、Ethercat、PTP IEEE1588 无线 蓝牙、WiFI、自定义 FHSS@ 2.4Ghz B LUEOOTTH 配置文件 On Bluez 或zephyr 堆栈：BLE、BLE Mesh、Gatt、a2dp、HFP A UDIO Alsa、bluezalsa、OPUS 编解码器 D EBUG/PROFILING openocd、GDB、Jtag、Perf、oprofile、valgrind S YSTEM OTA 固件更新、电源管理、启动模式
高性能 - ntt-hardware-accelerator-to-support- ...
大型多项式乘法对于基于模块的键盘封装机制（ML-KEM）和基于模块的数字签名（ML-DSA）（ML-DSA）等量子后加密标准标准至关重要。这些复杂的这些乘法通常使用数字理论变换（NTT）加速。这项工作介绍了一种新型的架构，具有高性能NTT加速器，能够使用一组硬件资源来执行NTT和逆NTT操作。设计利用单个蝴蝶配置单元来减少资源需求并改善关键路径。采用多路径延迟分组（MDC）策略来实现多个系数的完全管道和并行处理，从而支持ML-KEM和ML-DSA计算。实际结果表明，我们提出的NTT发动机需要3,821个LUTS，2970 FFS，20 DSP和5 BRAM，在AMD Zynq Ultrascale+ FPGA上需要322 MHz。我们的设计在当前的NTT体系结构中提供了最佳的区域时间产品（ATP）。
增强飞行中的时间序列分析...
概念验证的目标是将这个神经网络集成到 SDS 采集单元 XMA 中。XMA 是一个模块化采集系统，旨在灵活适应仪表工程师的需求。它有助于从各种来源（模拟、CAN、ARINC、以太网、视频）收集和处理飞行数据。XMA 有一个相当于 OBC 的功能，称为 OBP 模块（机载处理）。这个小模块可以添加到 XMA 堆栈中，允许任何用户嵌入自己的算法。该模块基于 SoC（片上系统）Xilinx Zynq 7020，用户可以访问系统部分 (PS) 来运行用 C 编写的自己的算法。OBP 模块可以与其他模块（如 ANA 模块）通信，以访问从传感器获取的信号，或与 ETH 和 CPE 模块通信，以通过以太网和/或 PCM 流输出数据。使用 OBP 的 CPU 和用户空间相对简单。借助 Safran Data Systems 提供的 SDK，我们可以用 C 语言开发和运行任何程序。但是，我们的模型目前使用 Python 在 PC 上进行推理。
使用 FPGA 检测 MRI 图像中的脑卒中
医生在诊断中面临的最大困难之一是对磁共振成像 (MRI) 图像中的脑卒中的分析和诊断。脑卒中是指脑部血液流动中断，导致细胞死亡。为了让医生更容易诊断，许多研究人员使用 Matlab 程序对 MRI 图像进行了一些过滤处理，以改善图像并使其更加明显，从而方便医生诊断。本文介绍了一种使用硬件概念来阐明 MRI 图像中脑卒中的数字系统。现场可编程门阵列 (FPGA) 用于实现该系统，该系统分为四个阶段：预处理、调整图像、中值滤波器和形态滤波器交替进行。整个系统是基于 Zynq FPGA 评估板实现的。该设计已在两个 MRI 图像上进行了测试，并将结果与 Matlab 进行了比较，以确定所提出的系统的效率。与 Matlab 相比，所提出的硬件系统实现了总体良好的准确率，准确率在 90.00% 到 99.48% 之间。
插入手稿的标题
在本文档中，提出了一个新型的图像加密设计系统，该系统利用定点流密码混乱图。该系统由固定的混乱地图与生成的32位伪号（PN）组成，所有这些都使用字段可编程门阵列（FPGA）通过Xilinx System Generator（XSG）环境实现。这项工作涉及的最常见的基于混乱的密码是逻辑，Lozi和帐篷。每种类型的参数确定解密原始图像的原始像素所需的关键空间，Logistic Map具有一个参数R，Lozi具有两个参数α和β，帐篷有一个参数µ。主要想法是结合另一个参数伪数（PN）以增加关键空间，这是针对蛮力攻击的安全性能的主要衡量标准。创新的伪数量生成器（PRBG）称为这些混沌图被称为固定点级联混沌maps-prbg（fpccm-prbg），其中八个最不重要的位，32位伪数字生成器（PN）此方法被称为固定点casgoto cascaTo cascadoico casgotic maps-ppcm fpcm fpcm。使用国家标准技术研究所（NIST）测试评估生成的密钥的随机性，包括频率，频率（Mono BIT）和运行测试。通过直方图分析，相关系数分析，信息熵，像素更改速率和结构相似性评估的安全性能。Xilinx系统生成器是用于工作实施的MATLAB/SIMULINK环境中的有效工具。32 MB/秒。32 MB/秒。使用Zynq 7000 SOC ZC702评估套件上使用共模拟方法实施的系统，关键空间为2 288，吞吐量为269。
微电子可靠性-Essex研究存储库
所有可编程的系统内芯片（APSOC）构成了在RA划分环境中采用应用程序的高性能计算和功率效率优点的引人注目的选择。尽管有这些优势，但APSOC像任何其他电子设备一样对辐射敏感。嵌入APSOC中的处理器必须充分地对抗电离辐射，以使其成为恶劣环境设计的可行选择。本文提出了一种基于锁定的新方法，以在Xilinx Zynq-7000 APSOC中硬化双核ARM Cortex-A9处理器，以通过将其与Zynq的可编程逻辑（PL）层中的微型Blaze Blaze TMR子系统耦合，以针对辐射诱导的软误差。所提出的技术使用了检查点的概念以及软件级别的滚动和滚动机制，即软件冗余，以及硬件级别的处理器复制和检查器电路（即硬件Redun Dancy）。故障注射实验的结果表明，提出的方法通过减轻注射到两个手臂核心的寄存器文件中的98％的位液压中的98％的位置，同时将定时性能高达25％，如果块和应用程序尺寸适当调整了25％，则可以实现高水平的防护。因此，在系统中发生下一个错误之前，可以处理相对较大的数据。此外，除了滚动后，滚动前向恢复操作的结合可改善系统的失败（MWBF）之间的平均工作量（MWBF）之间的平均工作量高达≈19％，这取决于运行应用程序的性质，因为该应用程序可以更快地进行，而在情况下发生故障时，与滚动式操作相比，在情况下会发生错误的情况，而不是滚动操作。