XiaoMi-AI文件搜索系统
World File Search Systemflop
相位时钟触发器设计与45
触发器（FF）是数字系统设计中大量使用的基本存储组件，涉及流水线结构和由 FF 构建的模块。FF 占总功耗的很大一部分，并且占数字系统的芯片面积很大。因此需要低功耗和小面积的 FF 设计。本文中低功耗 17 – 真单相时钟 (TSPC) 推理方法在高级计划中得到了广泛应用。提出了一种45 nm CMOS触发器。所提出的TSPC FF的逻辑结构为主从型，其中主级由静态CMOS逻辑形成，而从级由静态CMOS逻辑和互补传输晶体管逻辑的混合组合形成。所提出的TSPC FF电路是完全静态的，因为在操作期间没有内部节点处于浮动状态，这实际上防止了泄漏功耗。所提出的TSPC FF是通过在面积和功耗方面优化17晶体管逻辑结构减少触发器（LRFF）而设计的，但不影响FF的功能。在DSCH和MICROWIND工具中，使用gpdk 45 nm技术库以1v的电源电压vdd和500mhz的时钟频率实现和模拟了三个FF，即基于传输门的触发器（TGFF）、LRFF和所提出的TSPC FF。
信一种低功耗、高性价比的耐 SEU 脉冲触发器设计
摘要 提出了一种节能的抗单粒子翻转（SEU）脉冲触发器设计。双模块冗余设计充分利用了脉冲触发器结构简洁的优点，避免了脉冲触发器功耗大的缺点。采用时钟门控方案降低功耗。静态配置和避免竞争机制实现了功耗、速度和抗单粒子翻转能力的平衡。通过SEU截面评估了SEU耐受性，发现其显著低于传统D触发器。采用55nm CMOS工艺设计了触发器，并进行了性能评估。所提设计实现了最低功耗，甚至低于传统D触发器。虽然牺牲了速度，但在加固设计中实现了最低的功率延迟积。所提设计为速度不敏感和功率受限的应用提供了解决方案。 关键词：单粒子翻转，抗辐射，节能，触发器 分类：集成电路
使用通用nand-nor逆变器门来设计d-latch和d lip-flop in Quantum-dot Cellular Automata nanotechnology H. Alamdar A，G。Ardeshir A
降低CMOS技术尺寸并使数字设备更便携的过程，面临着诸如增加频率和减少功耗等严重挑战。因此，科学家正在寻找一种解决方案，例如用其他技术替换CMOS技术，包括量子点蜂窝自动机（QCA）技术，许多研究通过使用QCA技术设计了数字电路。触发器是大多数数字电路中的主要块之一。在本文中，QCA技术中提出了D型触发器（D-FF），其大多数门已在其反馈路径中用于重置。D-FF是由提出的D闩锁设计的，该闩锁基于NAND-NOR-逆变器（NNI）和一个新的逆变器门，该逆变器门具有24个单元格和0.5时钟循环延迟和0.02μm2面积。D-FF的新逆变器门具有高极化水平，面积较高，比以前的逆变器较低，而D-FF的NNI门是通用门。D-FFS带有复位引脚的应用之一是使用相频率检测器（PFD）。在拟议的方案中，由于可以设计PFD结构，因此已将重置功能添加到D-FF中。通过Qcadesigner软件评估所有提出的方案，并使用QCAPRO软件估算所有提议的电路的能源消耗模拟。
基于对称 D 触发器的 PUF，具有改进的独特性
物理不可克隆函数 (PUF) 作为安全原语出现，可为安全应用生成高熵、抗回火位。然而，实现面积预算限制了它们在物联网、RFID 和生物医学等轻量级应用中的使用。以 SRAM 或 D 触发器的形式，内在 PUF 几乎在所有设计中都大量存在。作为设计不可或缺的一部分，它们的使用可能会损害性能。在本文中，为了解决内在 PUF 的使用问题，提出了一种基于 D 触发器的轻量级 PUF。所提出的架构采用 40 nm CMOS 技术实现。模拟结果表明，它的唯一性为 0.502，在高温 125°C 下的最坏情况可靠性为 95.89%，在电源电压为 1.2 V 时为 97.89%。为了评估各种 PUF 架构的性能，提出了一个新术语——唯一性与可靠性比。与传统 D 触发器相比，在相同的布局面积下，该触发器的独特性提高了 4.491 倍，独特性与可靠性比提高了 127.74 倍。由于该触发器采用对称结构，与其他架构不同，该触发器不需要任何后处理方案来消除偏差，从而进一步节省了硅片面积。为了验证模拟结果的功能正确性，本文还介绍了传统和所提出的 D 触发器的 FPGA 实现。