考虑到这些目标和限制,案例研究所选的设备是 NASA 兰利研究中心正在开发的一种新型容错架构的核心子系统。有几个因素促使我们为这次演习选择容错系统。容错协议的硬件实现通常是紧凑的设计;这允许在训练演习的时间限制内进行全面处理。此外,容错设备的行为本质上很复杂;这种设备显然属于 DO-254 的范围。此外,有大量研究文献涉及容错协议的形式化分析;容错系统是形式化方法演示的良好候选者。最后,任何预期从瞬态故障中恢复的设备也必然需要处理一组有限的永久故障。
1 伊斯坦布尔技术大学航空航天学院,34469 伊斯坦布尔,土耳其,收到日期:2022 年 3 月 24 日 修订日期:2022 年 6 月 8 日 接受日期:2022 年 6 月 20 日 摘要 Özet 在本研究中,提出了一种集成自适应 TRIAD/扩展卡尔曼滤波器 (EKF) 姿态估计系统,其中 TRIAD 和自适应 EKF 相结合以估计纳米卫星的姿态。作为系统的第一步,TRIAD 算法利用磁力计和太阳传感器测量结果产生初始粗四元数估计,然后将该粗估计直接输入到自适应 EKF。将姿态信息直接输入到滤波器相对减少了 EKF 带来的计算负担。作为系统的第二步,自适应 EKF 滤波 TRIAD 解并给出最终的四元数估计。同时,自适应 EKF 在传感器故障时使用单个缩放因子 (SSF) 重新调整测量噪声协方差矩阵,使整个系统对传感器故障更具鲁棒性。进行了几次模拟,并针对两种不同的故障类型(即姿态传感器中的噪声增量和连续偏差)测试了所提出的系统的性能。
摘要。确保人工智能系统的网络弹性和容错性的问题迫在眉睫。本文提出了基于现有欧洲标准、建议和报告确保人工智能系统网络弹性和容错性的方法。总的来说,使用这些方法和建议将有可能确保人工智能系统的复杂网络弹性和容错性,即数据库(知识库)、整个系统本身的功能。所考虑的方法基于确保数据中心或云作为部署和实施人工智能系统的平台的网络弹性和容错性的方面。使用提出的解决方案将增加人工智能系统的信任度,并允许它们在许多行业中得到更深入的实施。
尽管具有量子霸权的潜力,但最先进的量子神经网络 (QNN) 仍然受到推理精度低的困扰。首先,当前的噪声中型量子 (NISQ) 设备的错误率高达 10 −3 到 10 −2,大大降低了 QNN 的精度。其次,虽然最近提出的重新上传单元 (RUU) 在 QNN 电路中引入了一些非线性,但其背后的理论尚不完全清楚。此外,以前反复上传原始数据的 RUU 只能提供边际精度改进。第三,当前的 QNN 电路假设使用固定的两量子比特门来强制实现最大纠缠能力,使得无法针对特定任务进行纠缠调整,导致整体性能不佳。在本文中,我们提出了一种量子多层感知器 (QMLP) 架构,该架构具有容错输入嵌入、丰富的非线性和增强的变分电路设计,具有参数化的两量子比特纠缠门。与现有技术相比,QMLP 在 10 类 MNIST 数据集上的推理准确率提高了 10%,量子门数量减少了 2 倍,参数减少了 3 倍。我们的源代码可用,可在 https://github.com/chuchengc/QMLP/ 中找到。
静态冗余分配不适用于在可变和动态环境中运行的硬实时系统(例如雷达跟踪、航空电子设备)。自适应容错 (AFT) 可以在时间和资源约束下确保关键模块具有足够的可靠性,方法是将尽可能多的冗余分配给不太重要的模块,从而优雅地减少它们的资源需求。在本文中,我们提出了一种支持实时系统中自适应容错的机制。通过为动态到达的计算选择合适的冗余策略来实现自适应,以确保所需的可靠性并最大限度地发挥容错潜力,同时确保满足最后期限。使用模拟 AWACS 预警机中雷达跟踪软件的实际工作负载来评估所提出的方法。结果表明,在满足时间约束的任务方面,我们的技术优于静态容错策略。此外,我们表明,这种以时间为中心的性能指标的增益不会将执行任务的容错性降低到预定义的最低水平以下。总体而言,评估表明,所提出的想法产生了一个在容错维度上动态提供 QOS 保证的系统。
马约拉纳零模式 (MZM) 是拓扑保护量子计算硬件的有希望的候选者,然而它们的大规模使用可能需要量子纠错。马约拉纳表面码 (MSC) 已被提议实现这一目标。然而,许多 MSC 属性仍未得到探索。我们提出了一个统一的 MSC“扭曲缺陷”框架——编码量子信息的任意子类对象。我们表明,MSC 中的扭曲缺陷可以编码两倍于基于量子位的代码或其他 MSC 编码方案的拓扑保护信息量。这是因为扭曲同时编码了逻辑量子位和“逻辑 MZM”,后者增强了微观 MZM 可以提供的保护。我们解释了如何使用逻辑量子位和逻辑 MZM 执行通用计算,同时可能使用比其他 MSC 方案少得多的资源。所有 Clifford 门都可以通过编织扭曲缺陷在逻辑量子位上实现。我们介绍了基于格子手术的逻辑 MZM 和逻辑量子位计算技术,实现了 Clifford 门的效果,且时间开销为零。我们还表明,逻辑 MZM 可能会在足够低的准粒子中毒率下改善空间开销。最后,我们介绍了一种新颖的 MSC 横向门模拟,通过编织微观 MZM 实现小代码中的编码 Clifford 门。因此,MSC 扭曲缺陷为容错量子计算开辟了新途径。
我们展示了如何通过几何局部量子操作和高效的经典计算来实现涉及任意量子比特对之间门的通用量子电路。我们证明,对我们推导方案的不完美实现进行建模的电路级局部随机噪声等效于原始电路中的局部随机噪声。我们的构造导致量子电路深度增加常数倍,量子比特数增加多项式开销:为了在 𝑛 量子比特上执行任意量子电路,我们给出了一个涉及 𝑂(𝑛 3 2 ⁄ log 3 𝑛) 量子比特的 3D 量子容错架构,以及一个使用 𝑂(𝑛 2 log 3 𝑛) 量子比特的准二维架构。应用于最近的容错构造,这为具有局部操作、多项式量子比特开销和准多对数深度开销的通用量子计算提供了容错阈值定理。更一般地说,我们的变换省去了在设计容错量子信息处理方案时考虑操作局部性的需要。https://arxiv.org/abs/2402.13863
在开放式云的IBM量子设备上进行的摘要实验用于使用[4、2、2]编码的栅极序列来表征其容错。在IBMQ_BOGOTA和IBMQ_SANTIAGO设备中激活了多达100个逻辑门,我们发现[4,2,2,2]代码的逻辑门集可以被视为大于10门的门序列的故障耐受性。但是,某些电路不满足容错标准。在某些情况下,编码的门序序列显示出高的错误率,该误差率在≈0处较低。1,因此,这些电路中固有的误差无法通过经典后选择来减轻。实验结果与简单错误模型的比较表明,主要的门错误不能以流行的Pauli误差模型来表示。最后,当测试的电路仅限于产生较低尺寸的输出状态的电路时,评估容错标准是最准确的。
量子纠错代表了大规模量子计算的重大进步。然而,在流行的表面编码策略中,以较低的开销实现非 Clifford 逻辑门的容错实现仍然是一个挑战。最近的进展强调了需要相当大的代码距离才能实现完全的容错。在这里,我们通过多次注入引入了一种非 Clifford 逻辑门的连续容错方案。与专注于单个逻辑链的现有协议不同,我们的方法利用多个逻辑链,每个逻辑链可以采用相同或不同的逻辑旋转角度来初始化非 Clifford 状态。与之前的努力相比,我们的协议显著减轻了与大代码距离要求相关的挑战,并减少了相应的资源开销,使其更易于通过表面编码策略在当前的中型芯片中实现。