XiaoMi-AI文件搜索系统
World File Search System电子环境
基于以太网的航空数据总线手册
15.补充说明 美国联邦航空管理局机场和飞机安全研发部 COTR 是 Charles Kilgore。16.摘要 本手册的目的是为网络设计人员和开发人员提供一些指南，以开发可在飞机航空电子系统中部署的以太网数据总线框架。本手册给出了在航空电子环境中使用基于以太网的网络的设计原理和要求，并确定了与数据总线系统确定性相关的问题和顾虑。本手册将有助于作为整体飞机认证的一部分对基于以太网的数据总线进行认证。它侧重于识别可能影响其资格的任何和所有产品方面。讨论了与基于以太网的航空数据总线相关的一些资格问题。讨论了航空电子数据总线资格的一般验收标准以及特定于基于以太网的数据总线的评估标准。本手册描述了基于以太网的数据总线的安全性、性能和可靠性要求。以基于以太网的数据总线的要求为基础，说明了设计基于以太网的航空数据总线和解决不确定因素的指南。本手册不构成联邦航空管理局认证政策或指导，但可用作未来政策和指导的输入。17.关键词
下一代战斗机统一互连系统
摘要 本文详细介绍了为确定下一代战斗机对高速数据总线的需求而进行的研究，对各种高速数据总线技术进行了比较，并对光纤通道航空电子环境 (FC-AE) 数据总线协议的选择进行了说明。基于这项研究，提出了采用 FC-AE 网络的航空电子架构以满足下一代战斗机的要求。这项研究的必要性在于当前基于 MIL STD 1553B 进行数据通信的联合航空电子架构和基于 STANAG 3350 的模拟视频分发网络的缺点。MIL STD -1553B 的最大速度限制为 1 Mbit/秒，STANAG 3350 的最大视频分辨率为 760 x 575 像素。当前的航空电子架构使用多种协议来实现数据、视频和控制功能。可以使用单个冗余商用现货网络来代替使用多种网络协议，这可以节省空间、成本和重量，同时增加网络容量。重量对于航空电子设备来说尤其重要，每架战斗机容纳其航空电子设备和互连系统的空间都有限。在下一代战斗机中，新功能需求的数量有所增加，需要在重量预算约束内实现。建议的解决方案是基于 FC-AE 网络的先进集成航空电子设备和统一互连系统。
国际研讨会伊斯兰法...
摘要 人工智能被呈现为持续变化的最好例子，这使得讨论的领域不断扩大。它所提出的方向永远不符合所提出的定义。此外，还需要制定在实证法和宗教法中与人工智能直接相关的国家法和国际法。为了正确解决人工智能问题，需要了解一些初步信息。其中最重要的是：大脑、身心问题、心智讨论、脑机比较（大脑建模）、数学现实、经典-符号-模糊逻辑（人工智能、人工智能对决策的影响）、算法、数据、大数据、云技术、机器学习、深度学习、自主性、优化（元启发式）、遗传算法、机器人（半机械人）、安全（数据和国家-国际）、人工智能系统和人工智能讨论、个人数据安全、责任、计算。还应当注意的是，以下内容在人工智能背景下也很重要：控制论、数字化、控制论系统、虚拟现实（如模拟、虚拟/电子环境中的全息图、网络危机和生活虚拟性）可以作为主要内容列出、添加或删除。然而，尽管人工智能系统越来越多地被用于做出影响个人和社会的决策，但这些系统基于数据集学习的事实并不能保证它们的输出不受人类偏见和歧视的影响，这是一个重大问题。声称人工智能司法将比人类的判决更为公正，尤其是在法律方面，似乎忽视了人工智能系统的这些方面。因为人工智能的每一次新用途，造成不平等、歧视和侵犯个人数据保护权的风险都会增加。
一种高效绝热 4 位阵列乘法器，适用于低功耗...
摘要 本研究提出了一种创新技术，基于一种高效的低功耗 VLSI 方法，设计用于信号和图像处理中混频电路应用的 4 位阵列乘法器。建议的架构使用近阈值区域的绝热方法来优化传播延迟和功耗之间的权衡。乘法器是许多数字电子环境中必不可少的组件，因此诞生了许多针对特定应用定制的乘法器类型。与传统 CMOS 技术相比，该技术显著降低了动态和静态功耗。近阈值绝热逻辑 (NTAL) 使用单个时变电源实现，从而简化了时钟树管理并提高了能源效率。使用 Tanner EDA 工具和 Spectre 模拟器在 TSMC 65 nm 技术节点上对建议的设计进行仿真，以确保验证优化结果。与典型的 CMOS 方法相比，在保持相似设计参数的情况下，可变频率、电源电压和负载电容的功耗分别显著改善了约 66.6%、14.4% 和 64.6%。值得注意的是，随着频率变化，负载电容保持恒定在 C load = 10 pF 和 VDD (max) = 1.2 V；随着电源电压变化，负载电容保持恒定在 C load = 10 pF 和频率 F = 4 GHz；随着负载电容变化，频率保持在 F = 4 GHz 和电源电压 VDD (max) = 1.2 V。关键词：- 4 位阵列乘法器、绝热逻辑、低功耗 VLSI、近阈值区域、NTAL 方法、TSMC 65 nm CMOS 技术、混频器电路、信号和图像处理、能源效率、Tanner EDA、Spectre 模拟器和功耗优化。
低功率的有效的绝热4位阵列乘数...
摘要这项研究为基于有效的低功率VLSI方法设计了一种在信号和图像处理中设计的4位阵列乘数的创新技术。建议的架构使用近阈值区域的绝热方法来优化传播延迟和耗能之间的权衡。乘数是许多数字电子环境中必不可少的组成部分，导致了许多针对某些应用程序定制的乘数类型的诞生。与传统的CMOS技术相比，该技术大大降低了动态和静态功率耗散。接近阈值绝热逻辑（NTAL）是使用单个时间变化的电源实现的，这简化了时钟树的管理并提高了能源效率。使用Tanner EDA工具和幽灵模拟器在TSMC 65 nm技术节点上模拟了建议的设计，并确保验证了优化的结果。与典型的CMOS方法相比，在保持相似的设计参数的同时，可变频率，电源电压和负载电容的功率耗散大约有66.6％，14.4％和64.6％的显着提高。值得注意的是，随着频率变化，负载电容在C负载= 10 pf和vdd（max）= 1.2 V时保持恒定。随着电源电压的变化，负载电容在C负载= 10 pf时保持恒定，而频率为f = 4 GHz； and with load capacitance variation, the frequency is maintained at F = 4 GHz and the supply voltage at VDD (max) = 1.2 V. Keywords: - 4-bit array multiplier, adiabatic logic, low-power VLSI, Near Threshold Region, NTAL approach, TSMC 65 nm CMOS technology, mixer circuit, signal and image processing, energy efficiency, Tanner EDA, Spectre simulator, and功率耗散优化。
封装资格概述
本文件总结了适用于指定中央半导体封装的封装鉴定和可靠性测试。所进行的测试能够引发半导体器件和封装相关故障。这些严苛测试的目的是确定与代表性样本大小的正常使用条件相比，故障是否以加速方式发生。通过代表性样本大小的所有适当可靠性测试（无故障）即表示封装合格。此鉴定摘要是针对一系列使用条件的通用鉴定，不适用于极端使用条件，例如军事应用、汽车引擎盖下应用、不受控制的航空电子环境或二级可靠性考虑。鉴定测试说明下面列出的鉴定测试描述作为摘要提供。有关更多详细信息，请参阅括号中所示的适用规范。外部目视检查 (JESD22-B101) 检查成品封装或组件的外表面、结构、标记和工艺。外部目视是一种非侵入性和非破坏性测试。物理尺寸 (JESD22-B100) 此测试旨在确定所有封装配置中器件的外部物理尺寸是否符合适用的采购文件。物理尺寸测试是非破坏性的。 标记持久性 (JESD22-B107) – 仅适用于用墨水标记的器件 标记持久性测试将封装标记置于常用于去除电路板上焊剂的溶剂和清洁溶液中，以确保标记不会变得难以辨认。将器件和刷子浸入三种指定溶剂中的一种中一分钟，然后取出。然后用刷子刷器件十次。冲洗并干燥后，根据指定标准检查器件的可读性。 引线完整性 (JESD22-B105) 引线完整性测试提供用于确定器件引线、焊点和密封完整性的测试。器件会受到各种应力，包括张力、弯曲疲劳和适合引线类型的扭矩。然后在光学显微镜下检查设备，以确定端子和设备主体之间是否有任何断裂、松动或移动的迹象。共面性 (JESD22-B108) 此测试的目的是测量表面贴装半导体设备端子（引线或焊球）在室温下的共面性偏差。内部目视检查 (MIL-STD-750 方法 2075) 此检查的目的是验证内部材料、设计和结构是否符合适用的采购文件。应在足够的放大倍数下检查设备，以验证是否符合适用设计文件的要求。粘合强度 - 拉线（MIL-STD-750 方法 2037 测试条件 C/D）此测试方法的目的是测量粘合强度，评估粘合强度分布，或确定是否符合适用采购文件规定的粘合强度要求。此测试可应用于