机构名称：
¥ 1.0
摘要这项研究为基于有效的低功率VLSI方法设计了一种在信号和图像处理中设计的4位阵列乘数的创新技术。建议的架构使用近阈值区域的绝热方法来优化传播延迟和耗能之间的权衡。乘数是许多数字电子环境中必不可少的组成部分，导致了许多针对某些应用程序定制的乘数类型的诞生。与传统的CMOS技术相比，该技术大大降低了动态和静态功率耗散。接近阈值绝热逻辑（NTAL）是使用单个时间变化的电源实现的，这简化了时钟树的管理并提高了能源效率。使用Tanner EDA工具和幽灵模拟器在TSMC 65 nm技术节点上模拟了建议的设计，并确保验证了优化的结果。与典型的CMOS方法相比，在保持相似的设计参数的同时，可变频率，电源电压和负载电容的功率耗散大约有66.6％，14.4％和64.6％的显着提高。值得注意的是，随着频率变化，负载电容在C负载= 10 pf和vdd（max）= 1.2 V时保持恒定。随着电源电压的变化，负载电容在C负载= 10 pf时保持恒定，而频率为f = 4 GHz； and with load capacitance variation, the frequency is maintained at F = 4 GHz and the supply voltage at VDD (max) = 1.2 V. Keywords: - 4-bit array multiplier, adiabatic logic, low-power VLSI, Near Threshold Region, NTAL approach, TSMC 65 nm CMOS technology, mixer circuit, signal and image processing, energy efficiency, Tanner EDA, Spectre simulator, and功率耗散优化。
低功率的有效的绝热4位阵列乘数...
主要关键词
相关文件推荐
