XiaoMi-AI文件搜索系统
World File Search System蚀刻
掩模几何形状变化对等离子蚀刻轮廓的影响
1 维也纳技术大学微电子研究所 Christian Doppler 半导体器件和传感器多尺度过程建模实验室，Gußhausstraße 27-29/E360, 1040 Vienna, 奥地利；bobinac@iue.tuwien.ac.at (JB)；reiter@iue.tuwien.ac.at (TR) 2 维也纳技术大学微电子研究所，Gußhausstraße 27-29/E360, 1040 Vienna, 奥地利；piso@iue.tuwien.ac.at (JP)；klemenschits@iue.tuwien.ac.at (XK) 3 Global TCAD Solutions GmbH，Bösendorferstraße 1, Stiege 1, Top12, 1010 Vienna, 奥地利；o.baumgartner@globaltcad.com (OB)； z.stanojevic@globaltcad.com (ZS)；g.strof@globaltcad.com (GS)；m.karner@globaltcad.com (MK) * 通信地址：filipovic@iue.tuwien.ac.at；电话：+43-1-58801-36036 † 本文是我们发表在 2022 年 9 月 21 日至 23 日在希腊科孚岛举行的第四届微电子器件和技术国际会议 (MicDAT) 论文集上的论文的扩展版本。
Bosch 工艺中 Al2O3 硬掩模的蚀刻机理
通过 Bosch 工艺在硅中蚀刻高深宽比结构对于微机电系统 (MEMS) 和硅通孔 (TSV) 制造等现代技术至关重要。由于蚀刻时间长，该工艺对掩模选择性的要求非常高，并且事实证明 Al 2 O 3 硬掩模在这方面非常合适，因为与传统的 SiO 2 或抗蚀剂掩模相比，它提供了高得多的选择性。在这项工作中，我们结合使用扫描电子显微镜 (SEM)、光谱椭圆偏振仪 (SE) 和 X 射线光电子能谱 (XPS) 深度剖析来仔细研究 Al 2 O 3 掩模蚀刻机理，从而探究超高选择性的来源。我们证明，通过增加钝化步骤时间，在 Al 2 O 3 上会形成更厚的氟碳聚合物层，然后以微小的平均蚀刻速率 ~0.01 nm/min 去除 Al 2 O 3。 XPS 深度剖析显示，在采用 Bosch 工艺进行深反应离子蚀刻 (DRIE) 的过程中，聚合物和 Al 2 O 3 之间会形成一层 AlF x 层。由于 AlF x 不挥发，因此需要溅射才能去除。如果聚合物层足够厚，可以衰减进入的离子，使其能量不足以导致 AlF x 解吸（例如当使用较长的钝化时间时），则掩模不会被侵蚀。通过研究不同次数 DRIE 循环后的表面，我们还获得了有关 AlF x 的形成速率以及 DRIE 工艺过程中 Al 2 O 3 和聚合物厚度变化的信息。这些发现进一步扩展了对 DRIE 的认识，并可帮助工艺工程师相应地调整工艺。
低温蚀刻的低温极限：准原位XPS研究
hal是一个多学科的开放访问档案，用于存款和传播科学研究文件，无论它们是否已发表。这些文件可能来自法国或国外的教学和研究机构，也可能来自公共或私人研究中心。
对(𝟐̅𝟎𝟏)中蚀刻坑参数的分析......
摘要。将选择性湿法蚀刻技术应用于商用（2 ̅ 01）β-Ga 2 O 3 单晶衬底。一些蚀刻配方使我们能够在衬底表面上显示出尖锐的蚀刻坑。在交付的样品中研究了蚀刻坑的几何形状、方向和密度。对蚀刻坑相互位置的观察表明，加热后可能形成小角度晶界。将选择性湿法蚀刻技术应用于商用（2 ̅ 01）β-Ga 2 O 3 单晶衬底。一些蚀刻配方使我们能够在衬底表面上显示出尖锐的蚀刻坑。在交付的样品中研究了蚀刻坑的几何形状、方向和密度。对蚀刻坑相互位置的观察表明，加热后可能形成小角度晶界。关键词：选择性湿法蚀刻，β-Ga 2 O 3，氧化镓，半导体，晶体衬底，小角度晶界
改进o 2等离子体蚀刻钻石功率MOSFET制造
为了最大程度地减少或消除沟槽，最好有利于蚀刻过程的化学成分。因此，我们决定继续使用ICP-RIE进行O 2等离子体蚀刻，这是因为在表面形态和各向异性蚀刻方面具有令人鼓舞的结果，因此我们已经研究了血浆参数的影响ICP和偏置功率，尤其是使用两种类型的口罩：铝和硅二氧化物（Sio-dioxide）（Sio 2）。3- O 2在Sentech Si500-Drie设备上进行了用铝面膜钻石蚀刻的等离子体蚀刻。测试样品是（100）方向的单晶CVD钻石底物和元素六的3 x 3 mm 2尺寸。第一步涉及溶剂和酸的化学清洁，以去除可能影响蚀刻和产生粗糙度的污染物。然后将钻石底物涂在光线器上，并用激光光刻降低，以定义掩模图案。然后通过热蒸发沉积700 nm厚的铝面膜。金属薄膜，例如铝，由于其在钻石上的良好粘附性[24]及其良好的蚀刻选择性[25]，因此将其用作单晶钻石蚀刻的硬面膜材料。此外，由于血浆中的寿命不足，尤其是在氧气中，因此与光致剂相比，金属面膜仍然是更好的选择。3.1 o 2等离子蚀刻的p icp = 500W和p偏见= 5W我们研究的第一个蚀刻条件是：p icp = 500 w，p sial = 5 w，压力= 5吨，气体流量= 25 sccm，温度= 18°C。每个蚀刻步骤都限制为30
适用于细线/间距电路的受控表面蚀刻工艺
用于细线/间隔电路的受控表面蚀刻工艺 Ken-ichi Shimizu、Katsuji Komatsu、Yasuo Tanaka、Morio Gaku 三菱瓦斯化学公司，日本东京 摘要 随着半导体芯片设计向越来越细的线发展，塑料封装的 PWB 和基板的设计规则正朝着更高密度发展。首先，研究了传统减成工艺可以构建多细的线，发现即使使用一些新技术，该工艺的线/间隔也限制在 40/40 左右。下一个挑战是找到一种可以构建线/间隔并摆脱加成或半加成工艺的一些问题的工艺。经证实，与 CSE（受控表面蚀刻）工艺一起使用的改进的图案电镀工艺能够制作更细的线/间隔电路，例如大约 25/25 微米。CSE 工艺的特点是使用改进的软蚀刻溶液对基铜进行均匀蚀刻。简介 半导体芯片设计正朝着越来越细的线发展，以满足更多功能和高速的需求。这一趋势对高密度 PWB 和塑料封装基板提出了越来越高的需求，需要开发许多新材料和新工艺。为了满足这些要求，基板设计规则的一些关键点是线/间距和 PTH（镀通孔）或 BVH（盲孔）的焊盘直径。关于焊盘直径，人们付出了很多努力来减小孔径，工艺已从机械钻孔转变为激光钻孔，这已成为行业中处理较小孔（例如约 80 微米）的标准。另一方面，许多研究同时进行以开发更小的线/间距。然而，对更细线/间距的需求越来越强烈，未来将更加强烈。因此，本报告的第一个目标是找出“减法”可以实现的最小线/间距，因为自 20 世纪 60 年代多层 PWB 进入市场以来，这种方法一直被用作铜线形成的主要工艺。接下来，研究了另一种方案：为了实现更精细的线/间距，人们开始研究“图案电镀工艺”。在 20 世纪 60 年代，除了“减成法”等面板电镀工艺外，还开发了“图案电镀工艺”、“加成法”和“半加成法”等多种图案电镀工艺。最近，由于能够实现更精细的线/间距和高频矩形横截面，这种图案电镀工艺比面板电镀更受业界青睐。因此，下一个挑战是找到一种能够支持 25/25 等更精细的线/间距技术的工艺。为了解决“半加成法”中的一些问题，人们研究了“图案电镀工艺”。
深硅蚀刻应用的无损斜面工艺集成解决方案
硅制造技术已成功应用于开发芯片实验室应用设备。最近，我们提出了针对单核苷酸多态性 (SNP) 检测的芯片实验室 (LoC) 系统 [1-2]。单核苷酸多态性 (SNP) 是指 DNA 序列中只有一个核苷酸的差异。每个人大约有 5 x 10 6 个 SNP [3- 4]。SNP 会导致人与人之间的差异，例如长度、头发和眼睛的颜色，但更重要的是，SNP 会导致对药物的反应和患病倾向的差异；因此，经济高效的 SNP 检测可以在个性化医疗保健中发挥重要作用。在我们提出的 LoC 系统中，主要组件是微柱过滤器、混合器、聚合酶链反应 (PCR) 腔和储液器。这些结构由 DSiE 制造。这些结构的目标深度为 250-300µm。
表征和优化高密度等离子体蚀刻过程的高级记忆应用程序
许多人以不同的方式为我作为博士学位的经验做出了贡献。首先，我要感谢CMP的所有人。首先，非常感谢我的论文导演AgnèsRoussy多年来。感谢您不断的支持，尤其是在困难时期。，也感谢您每天都在您的办公室里支持我...幸福！我还要感谢当时CMP主任StéphaneDauzère-Pérès，因为我有机会在他的实验室中进行论文。我要特别感谢Jakey的所有帮助以及我一直学到很多东西的所有有趣的讨论（即使我们不一定人同意！）。和种族，感谢所有的SFL人！…为了休息，为了进行研讨会，分享美妙的食堂……与您和属于这个小组的博士学位真是太好了！
基于法拉第笼式蚀刻技术的全钻石扫描探针的开发
我们提出了一种用于原子力显微镜（AFM）的单晶钻石扫描探针的新型制造方法，利用了法拉第笼式角度蚀刻（FCAE）。常见的，基于氧气的，电感耦合的血浆（ICP）钻石的干蚀刻过程相对于可实现的几何形状受到限制。因此，独立微型和纳米结构的制造是具有挑战性的。这是几个应用领域的主要缺点，例如，用于实现基于氮空位（NV）中心的扫描磁力测定探针，并且能够测量纳米级的磁场。与既定的机械钻石设备的既定制造技术相比，将平面设计与FCAE和最先进的电子束光刻（EBL）相比，过程复杂性和成本降低。在这里，我们报告了两种方法的直接比较，并在扫描探针应用程序中目前的第一个概念验证平面-FCAE-PROTOTYPES。