a.逻辑高电平下的共模瞬变抗扰度是共模脉冲 V CM 上升沿上的最大可容忍（正）dV CM /dt，以确保输出将保持在逻辑高状态（即 V O > 2.0V）。逻辑低电平下的共模瞬变抗扰度是共模脉冲信号 V CM 下降沿上的最大可容忍（负）dV CM /dt，以确保输出将保持在逻辑低状态（即 V O < 0.8V）。