XiaoMi-AI文件搜索系统
World File Search SystemBEOL
具有 RF 和光子模块的 SiGe BiCMOS 技术
PIC SOI 晶圆上的附加光子设计层以及 BiCMOS BEOL 层 LBE 局部背面蚀刻模块可用于局部去除硅以提高无源性能（适用于所有技术） TSV 模块是 SG13S 和 SG13G2 技术中的附加选项，可通过硅通孔提供 RF 接地以提高 RF 性能 MEMRES 基于 SG13S 技术中的电阻式 TiN/HfO 2-x/TiN 开关器件的全 CMOS 集成忆阻模块。还提供包括布局和 VerilogA 仿真模型的工艺设计套件。 TSV+RDL 模块是 SG13S 和 SG13G2 技术中的附加选项，在 BiCMOS 上提供带有单个重分布层的 TSV
Dr. Yanjie Shao
邵燕杰博士摘要：微电子技术是过去 60 年来“数字”革命的支柱。近年来，随着人工智能和物联网的爆炸式增长，开发高性能、最大能效和最小占用空间的电子产品迫在眉睫。为实现这一目标，有两种方法颇具吸引力：（1）低压电子器件和（2）片上丰富的功能集成。在本次演讲中，我们将展示我们在这两个方面的最新研究成果。首先，我们通过利用断带异质结半导体系统（GaSb/InAs）中的量子力学隧穿来实现电源电压 ≤ 0.3 V。我们将展示在垂直纳米线隧穿晶体管配置中可以同时实现亚热电子开启、高驱动电流和最大占用空间可扩展性的组合。在 0.3 V 时，与最先进的 CMOS 技术相比，性能显著提升。其次，我们旨在利用非晶氧化物半导体开发多功能高密度后端 (BEOL) 电子和存储器平台。通过利用等离子体增强原子层沉积 (PEALD)，我们合成了具有创纪录性能的增强型 BEOL 晶体管。此外，我们集成了铁电 (FE) 铪锆氧化物 (HZO) 作为非易失性存储器组件，制造了有源面积级 FE 晶体管，并研究了单域级 FE 开关行为。最后，我们将简要讨论氧化物基 FE 晶体管中 FE 疲劳的可能原因。简介：邵燕杰目前是麻省理工学院 (MIT) 微系统技术实验室 (MTL) 的博士后研究员。他于 2019 年获得中国科学技术大学 (USTC) 的学士学位，2021 年获得麻省理工学院的硕士学位，并获得博士学位。 2023 年获麻省理工学院博士学位。他的研究兴趣包括新兴半导体和电介质、纳米电子学和 AI 硬件。他是 2023 年英特尔杰出研究员奖的获得者。
SC2.5 AI硬件加速器的高速新兴记忆发言人：佐治亚州技术学院Shimeng Yu
论文是在CMOS平台技术和应用领域（例如HPC，LOP，移动，汽车，低温CMO等领域的征求力。），逻辑设备和电路，高级节点的过程集成方案，材料，过程和计量技术的创新以及设计技术合作化（DTCO）和系统技术协会（STCO）。平台技术包括最先进的SI和超越SI通道设备，全面的设备，具有不同极性晶体管的堆叠设备，高级互连，新颖的功率分布集成方案，异源2.5D/3D集成方案和Beol兼容晶体管。设备架构，设备设计和分析，过程集成，过程和模式的模块进步，计量学，物理布局效应，可变化降低的技术，收益率，dtco/stco在征求区域中的方法和解决方案具有很高的兴趣。
热迁移导致的 Cu 互连中空洞的形成
随着后段制程 (BEOL) 互连尺寸的不断减小，RC 延迟已成为导致整体性能下降的主要原因 [1-2]。为了降低互连的电阻率和电容，人们采用了各种策略，例如优化制造工艺 [3-4]、修改导线的几何形状 [2] 以及利用低 k 电介质等新材料 [5-6]。然而，这些修改虽然可以通过芯片缩小尺寸来提高性能，但往往会以牺牲可靠性为代价 [7-9]。因此，对互连可靠性的广泛研究提供了有价值的评估和建议，以便在较长的使用寿命内保持性能。考虑到金属可靠性，由电子风驱动的电迁移 (EM) [10-11] 和由应力梯度驱动的应力诱导空洞 (SIV) [12] 研究了扩散主导的故障机制。对于电介质，由于金属间距最小化和介电性能较弱而产生的高电场使时间相关电介质击穿 (TDDB) 在最近的研究中也很重要 [13]。
2.5D/3D 封装和异构集成的技术趋势 Masaya Kawano 新加坡 A*STAR 微电子研究所，kawanom@ime.a-st
除了使用有机基板封装外，为了克服尺寸限制，人们还提出了新的封装技术并将其应用于半导体产品。晶圆级封装 (WLP) 和扇出型晶圆级封装 (FOWLP) 的开发是为了通过采用晶圆工艺而不是基于层压的工艺来进一步缩小封装尺寸。对于亚微米互连，还提出了通过 Si 中介层 (TSI) 进行互连，并用于高密度 2.5D/3D 封装，其中 Cu BEOL 互连可用作再分布层 (RDL)。热压键合 (TCB) 目前用于 2.5D/3D 组装，然而，混合键合将是进一步缩小芯片连接尺寸的关键推动因素，这将在后面讨论。英飞凌于 2006 年提出了一种称为嵌入式晶圆级球栅阵列 (eWLB) 的 FOWLP [1]，该技术于 2009 年转让给 STATS ChipPAC 进行批量生产。台积电开发了另一种类型的 FOWLP，称为
光罩
使用 EUV 光刻技术不断缩小尺寸的需求为图案化材料和工艺带来了挑战和机遇。缩小 BEOL 互连结构是提高功能设备性能的关键要素。在本文中，我们研究了各种因素对 EUV 单次曝光通孔图案化的影响，以找到缩小临界尺寸 (CD) 的有效策略，从而提高临界尺寸均匀性 (CDU) 和局部临界尺寸均匀性 (LCDU) 并降低缺陷率。这项工作基于在最小水平互连线间距为 28nm 时图案化片上系统 (SoC) 随机逻辑通孔层，这是使用 0.33 NA EUV 工具进行单次曝光互连的极限。该设计使用激进的 3/2 CPP/Mx 齿轮比，相当于 38nm 到 34nm 间距的正交通孔阵列，从而检查主要图案化参数和照明源与矩形通孔的 OPC 处理共同优化的影响。将通孔图案转移到底部电介质，以研究 LCDU 的演变和蚀刻过程中的缺陷率。
采用原子层沉积封装提高原子层稳定性 $_{\text{2}}$ 这 $_{\text{3}}$ 晶体管的可靠性特性
摘要 — 超薄 In 2 O 3 和其他最近探索的低热预算超薄氧化物半导体已显示出用于后端 (BEOL) 兼容逻辑层和单片 3-D (M3-D) 集成的巨大前景。然而，这些富含缺陷的原子级薄通道的长期稳定性和可靠性尚未得到深入探索。在这里，我们通过室温正偏压不稳定性 (PBI) 和负偏压不稳定性 (NBI) 实验研究了具有 1.2 纳米厚原子层沉积 (ALD) 生长的 In 2 O 3 通道的晶体管的长期可靠性。观察到的行为很大程度上可以用陷阱中性能级 (TNL) 模型来解释。已经开发出一种减少参数漂移的方法，使用顺序封装并通过 O 2 等离子体处理进行 VT 工程。经过处理后，正、负栅极偏压应力下的长期 VT 偏移幅度均有所降低，而负偏压应力下的其他晶体管参数也趋于稳定。在所有情况下，亚阈值摆幅 (SS) 都不会随时间而变化，这表明应力引起的界面缺陷形成于导带下方很远的地方（如果有的话）。
aln：3D集成电路的工程热材料
氮化铝（ALN）是由于其高热电导率高的3D集成电路（IC）的热管理材料。然而，在低温下生长的Aln薄膜中实现了高温的高温电导率，这对后端（Beol）兼容性构成了显着的挑战。这项研究报告了高温度SIO 2底物在低温（<200°C）下在低温（<200°C）下降低的近300 nm厚的Alnfms溅射，接近90 wm-1 K-1的高平面热电导率。探索了跨平面与平面导热率，质地，晶粒尺寸，氧含量，Al：N原子比和这些纤维的热边界电导之间的相关性。这些发现揭示了晶粒方向对齐在达到高导热率和高热边界电导方面的关键作用。使用X射线差异引入了一种方法来有效地监测Aln薄膜的导热率。这项研究提供了有价值的见解，可以帮助在半导体生产线上实施有效的热管理材料。
HZO-LNOI集成的铁电气调节器和内存的首次演示以启用可重新配置的光子系统Zefeng Zefeng Xu 1,2,6†
†同等贡献；电子邮件：aaron.thean@nus.edu.sg摘要 - 我们首次成功证明了创新的后端（beol）兼容的电磁调节器和内存（Eomm）基于niobate基于绝缘体（LNOI）的niobate（lnoi）Micro-Ring Rings Resonator（MRR）的5 ZRRING 0. ZRRICTRRICRICRICRICRICRICRICTRRICRICTRICTRICTRICRICRICTRRICRICTRICRICRICTRICTRICTRICTRICTRICRICRONE （HZO）非挥发性模拟记忆。高的非易失性记忆和调制性能都在单个紧凑型装置中实现，高灭绝比为13.3 dB，出色的效率为66 pm/v，稳定的九态开关，创纪录的耐力超过10 9个循环。这是通过利用LNOI中的Pockels效应来实现的，这是由残留的HZO铁电偏振的电场效应引起的。我们研究了由Eomm和Hybrid热光调制的Eomm启用的可重新配置的Chiplet-interposer光子互连的系统实现。我们的模型显示出与常规电气插座互连相比，潜在的70％能效提高。我们还测试了Eomm与Poet Technologies的400G TX/RX光学插入器芯片的集成，并研究了Eomm设备的有限规模演示。
一种新型铜微孔辅助键合方法...
摘要 — 这项工作提出了一种新方法，将微/纳米级多孔铜反蛋白石 (CIO) 融入 Sn 基焊料微凸块中，与低温 CMOS 后端 (BEOL) 工艺兼容。微孔结构可使临界孔径小至 5 μm 甚至小至 200 nm（基于凸块尺寸）。这种多孔辅助键合技术具有巨大潜力，可提高细间距 Cu/Sn 键合界面的热导率和机械可靠性。在这项工作中，我们已成功制造并展示了直径为 100 μm 的 Cu 凸块上孔径为 3 μm 的基于 CIO 的微孔结构，实现了 3 μm - 5 μm 的目标厚度，这通过聚焦离子束显微镜 (FIB) 分析得到证实。Cu-CIO 和 Sn 焊料键合界面的微观结构和元素映射表明，熔融焊料可以渗透这些铜 CIO 微孔结构。这样，微凸块就可以通过毛细力进行自对准，形成坚固的机械相互扩散键。此外，采用简化的有限元法 (FEM) 表明，基于 CIO 的微/纳米多孔铜基质结构有可能将 Cu/Sn 键合层的等效热导率提高 2-3 倍。