XiaoMi-AI文件搜索系统
World File Search SystemCUIT
RTL阶段的新伪电路的生成
抽象机器学习（ML）技术在电子设计自动化（EDA）中表现出了出色的有效性。ML模型需要在不同的电路数据集上进行培训，以提高准确性和泛化功能。但是，电路数据的可用性仍然是一个长期存在的严重问题。半导体行业的强大数据隐私问题使得几乎不可能直接分享Circuit IPS。为了解决数据可用性问题，已经提出了诸如CircuitNet之类的开源数据集，但它们主要专注于收集几种现有的开源范围的标签，而不是生成任何新设计。在这项工作中，我们进行了创新的探索，以无需人力而直接产生新的伪电路。我们认为，在可预见的将来，在半导体行业中生成伪电路是实现“大数据”的最有希望的方法。我们证明，伪电路可以在早期设计质量预测中显着提高ML模型的绩效，最早在合成前RTL阶段。
用于粗粒基因调节网络的数据驱动优化方法。
总结系统生物学中的一个主要挑战是了解基因调节网络（GRN）中的各种基因如何共同执行其功能和控制网络动态。在具有数百个基因和边缘的大型网络的情况下，该任务变得极为难以解决，其中许多具有冗余的调节作用和功能。现有的模型减少方法通常需要对动态系统及其响应动力学参数的详细数学描述，而动力学系统通常不可用。在这里，我们提出了一种用于使用基于合奏的数学建模，降低维度降低和通过Markov Chain Monte Monte Carlo方法优化基因的数据驱动的大grn，名为Sacograci的粗粒度大GRN，称为Sacograci。sacograci需要网络拓扑作为唯一的输入，并且可以抵抗GRN中的错误。我们通过合成，基于文学和生物毒素的GRN进行基准并证明其用法。我们希望Sacograci能够增强我们建模复杂生物系统基因调节的能力。
具有可变阈值电压保持器的多米诺逻辑
摘要 — 提出了一种可变阈值电压保持器电路技术，用于同时降低多米诺逻辑电路的功耗和提高速度。在电路运行期间，保持器晶体管的阈值电压会动态修改，以减少争用电流，而不会牺牲抗噪性。与标准多米诺 (SD) 逻辑电路相比，可变阈值电压保持器电路技术可将电路评估速度提高高达 60%，同时将功耗降低 35%。与 SD 电路相比，使用所提出的技术可以增加保持器尺寸，同时保持相同的延迟或功率特性。与具有相同评估延迟特性的 SD 电路相比，所提出的多米诺逻辑电路技术可提供高 14% 的抗噪性。与具有相同保持器尺寸的 SD 电路相比，还提出了对保持器晶体管进行正向体偏置以提高抗噪性。结果表明，通过应用正向和反向体偏置保持电路技术，可以同时提高多米诺逻辑电路的抗噪能力和评估速度。
65nm CMOS时序逻辑电路单粒子翻转灵敏度研究
摘要 本研究利用脉冲激光研究了不同电源电压、时钟频率和电路结构下时序逻辑电路对单粒子翻转 (SEU) 的灵敏度。实验的时序逻辑电路是采用 65 nm 体 CMOS 工艺制作的 D 触发器链。结果表明，随着电压的降低，电路的 SEU 灵敏度增加，尤其在低电压范围内，灵敏度增加显著。此外，时钟频率对时序逻辑电路灵敏度的影响主要与组合逻辑电路中产生的单粒子瞬变 (SET) 的传播有关。研究还发现，Set 架构电路在数据“0”测试期间对 SEU 更敏感，而 Reset 架构电路在数据“1”测试期间对 SEU 更敏感。此外，还利用 SPICE 模拟揭示了由 Set 结构和 Reset 结构引起的 SEU 故障机制。关键词：脉冲激光、单粒子翻转 (SEU)、电压、频率、电路结构分类：电子器件、电路和模块（硅、复合半导体、有机和新型材料）
© SIMPLIPHI POWER, INC. REV20231012
警告：应在电力存储和发电装置的多个点使用断路器、隔离开关和保险丝，以有效隔离和保护系统的所有组件，防止整个系统发生故障、短路、极性反转或任何组件故障。保险丝、断路器、接线额定值和值应由既定标准确定，并由认证电工、持牌安装人员和区域法规机构评估。虽然每个 PHI 3.8 电池都包含断路器和内部 BMS，其电路可保护磷酸铁锂电池免受过度充电、过度放电和过载电流的影响，但 PHI 3.8 电池必须始终安装充电控制器和适当的设置，以保护 PHI 3.8 电池免受开路 PV 电压和其他高压充电源的影响。仅靠 PHI 3.8 电池管理系统 (BMS) 和内部断路器无法保护 PHI 3.8 电池免受这些极端电气现象的影响。不遵守安装协议将使保修失效。
回复
受访者是德国犹太艺术经销商的继承人，他们在魏玛共和国的衰落年份组成了一个财团，以购买一系列中世纪文物，称为韦尔芬斯查茨。继承人声称，当纳粹政府上台时，它非法强迫该财团以其价值的三分之一出售给普鲁士。这些文物目前由德国联邦共和国的工具性的Stiftung Preussischer Kulturbesitz（SPK）维护，并在柏林博物馆展出。在德国寻求赔偿未成功寻求赔偿后，继承人在美国地方法院对德国和SPK（总体德国）提出了几项普通法财产索赔。德国被解雇，认为根据《外国主权豁免法》，它免于诉讼。与与之相关的是，德国断言，继承人的主张并不属于FSIA的例外，因为“违反国际法违反国际法的财产”的主权免疫，28 U. S. C.§1605（a）（3），因为在国际法下，主权属于其自身国民的财产并非非于国际宣布法。继承人反对这个例外情况确实适用，因为德国购买了福尔文斯查茨是种族灭绝行为，因此将这些遗物违反了国际人权法。地方法院否认德国驳回动议，而D. C. Cir Cuit则遭到了诉讼。
技术单第 495 号“国王蛋糕”
法国。用搅拌器（或手）将 Cake-King、水、鸡蛋、利口酒和发酵粉揉 15-20 分钟。加入干果混合物（“粗略地”切碎）和切碎的蜜饯水果，然后包裹 2 分钟。让它发酵直至变稠。将面团分成两个球，在中间打一个洞。放在铺有羊皮纸的烤盘上，用干果混合物和整个蜜饯混合物装饰。静置约 30 分钟。刷上打好的鸡蛋。在 190°C 下烘烤约 25 至 35 分钟。煮熟后，撒上防潮糖。
改进的低深度 SHA3 量子电路用于故障......
摘要：为了在后量子时代构建高效的安全系统，可以通过估算发起量子攻击所需的量子资源来找到防御容错量子计算机的最小安全参数。在容错量子计算机中，错误必须通过错误检测和错误校正达到可接受的水平，这需要额外使用量子资源。随着量子电路深度的增加，每个量子比特的计算时间增加，量子计算机中的错误也会增加。因此，就量子电路中的错误而言，通过增加量子比特的数量来降低深度是合适的。本文提出了一种用于容错量子计算机的SHA3的低深度量子电路实现，以减少错误。所提出的SHA3量子电路是通过在每个函数中的量子比特数、量子门和量子深度之间进行权衡来实现的。与最先进的方法相比，本文提出的方法分别将 T 深度和全深度减少了 30.3% 和 80.05%。我们期望这项工作将有助于建立量子时代的 SHA3 最低安全参数。
论 NISQ 时代及以后的量子图卷积神经网络设计
摘要 — 图卷积神经网络 (GCN) 的大小快速增长，在传统计算平台（例如 CPU、GPU、FPGA 等）上遇到了计算和内存瓶颈。另一方面，量子计算为计算提供了极高的并行性。尽管最近对量子神经网络进行了研究，但对量子图神经网络的研究仍处于起步阶段。这里的关键挑战是如何将图拓扑信息和 GCN 的学习能力集成到量子电路中。在这项工作中，我们利用 Givens 旋转及其量子实现来编码图信息；此外，我们采用广泛使用的变分量子电路来引入可学习参数。在此基础上，我们提出了一种全量子设计的图卷积神经网络，即“QuGCN”，用于图结构数据的半监督学习。实验结果表明，我们的设计在 Cora 子数据集上的节点分类准确率方面可与经典 GCN 相媲美。更重要的是，我们展示了当特征数量增加时，所提出的量子 GCN 设计可以实现的潜在优势。
基于变分量子发射的波导模式模拟
摘要 — 当前的量子计算机 (QC) 属于嘈杂的中型量子 (NISQ) 类，其特点是量子比特嘈杂、量子比特能力有限、电路深度有限。这些限制导致了混合量子经典算法的发展，该算法将计算成本分摊到经典硬件和量子硬件之间。在混合算法中，提到了变分量子特征值求解器 (VQE)。VQE 是一种变分量子算法，旨在估计通用门量子架构上系统的特征值和特征向量。电磁学中的一个典型问题是波导内特征模的计算。按照有限差分法，波动方程可以重写为特征值问题。这项工作利用量子计算中的量子叠加和纠缠来解决方波导模式问题。随着量子比特数的增加，该算法预计将比传统计算技术表现出指数级的效率。模拟是在 IBM 的三量子比特量子模拟器 Qasm IBM Simulator 上进行的。考虑到基于计算的量子硬件测量，进行了基于镜头的模拟。以二维本征模场分布形式报告的概率读出结果接近理想值，量子比特数很少，证实了利用量子优势制定创新本征解法的可能性。