XiaoMi-AI文件搜索系统
World File Search SystemFDSOI
4 全耗尽器件 - FDSOI 和 FinFET
关键特征的小型化。然而，对栅极长度的要求尤其具有挑战性。在以前的技术节点中，栅极之间的距离相对于栅极长度很大。然而，在现在和未来的技术节点中，栅极之间的距离相对于栅极长度本身很小。这就需要栅极长度的缩放。除了缩小器件尺寸的物理挑战之外，还有一个重大挑战是如何保持晶体管的静电完整性。过去，这是通过栅极电介质缩放、沟道掺杂和扩展优化来实现的。这些传统技术不再能够控制短沟道效应。需要新的设备架构来继续缩放趋势。除了控制静电之外，晶体管性能是每个技术节点的关键。因此，晶体管必须同时具有良好的静电和性能。本章介绍了与传统缩放相关的问题，并探讨了传统缩放的替代方案。
用于量子计算的 FDSOI 平台 | Quobly
以及在 V GT = V GS – V TH = 200mV 时本征电压增益（AV = gm /g D ），对于具有不同尺寸（沟道长度 L 和宽度 W）的器件，工作在 300K（RT，红色）和 4.2K（LT，蓝色）。由于 gm 主要由有效迁移率 (µ eff ) [8] 决定，因此对于长 L 器件，测得的 RT 和 LT 增加了 3-5 倍，具体取决于 W。另一方面，g D 的行为由 µ eff 和沟道长度调制的组合决定。由于 gm 和 g D 都与 µ eff 成正比，因此迁移率效应不会反映在 A V 中。随着 L 在 300K 和 4.2K 时的增加，较长 L 的短沟道效应 (SCE) 的降低会改善 g D ，从而改善 AV 。我们观察到的 AV 随 T 的微小差异可以用 SHE 来解释，这将在后面讨论。对于 L = 150nm，我们测量了 LT 和 RT 处的电压增益约为 39dB，这与 FDSOI [9] 的报告值相当。
BTI 应力对 FDSOI MOSFET 射频小信号参数的影响
最近，随着无线技术的快速发展，人们对射频操作下纳米级设备的性能和可靠性表征的兴趣日益浓厚。到目前为止，直流可靠性方法被广泛使用，在大多数情况下都需要保护带。然而，随着技术达到缩放极限，设备被推向更高的性能和更严格的保护带。因此，随着可靠性和性能的提高，表征设备老化不仅在传统直流操作方面，而且在动态和高频操作方面也变得越来越重要[1]。BTI 和热载流子注入 (HCI) 是金属氧化物场效应晶体管 (MOSFET) 中的两种主要退化机制。HCI 得到了广泛的研究，其对小信号参数的影响之前已有报道[2]、[3]。从 S 参数表征方面对 HCI 退化的研究使我们能够揭示和监测在传统直流表征方法下看不到的高频参数变化[3]。S 参数表征也有助于理解退化机制和各种应力条件引起的潜在物理扰动效应。然而，据我们所知，目前还没有关于 BTI 对 RF MOSFET 小信号行为影响的报道。为了全面理解和模拟各种应力模式引起的小信号行为，有必要评估晶体管在动态和高频操作下的 BTI 效应。在这项工作中，我们研究了 BTI 应力对全耗尽绝缘体上硅 (FDSOI) MOSFET 小信号参数的影响。
FDSOI 技术中关键路径老化的活动感知预测
摘要 — 现代 CMOS 技术（例如 FDSOI）受到严重老化效应的影响，这种老化效应不仅取决于与纳米级技术相关的物理问题，还取决于电路环境及其运行时活动。因此，很难为关键路径估计建立可靠的先验保护带，通常会导致较大的延迟损失（从而导致性能损失）或过短的工作寿命。在本文中，我们提出了一种使用机器学习技术的方法来获得近关键路径老化的可靠预测。从一组有限的测量和模拟数据开始，我们的框架能够根据物理参数、环境条件和电路活动准确估计关键路径延迟随时间下降的情况。此外，还应用相应的回归模型来获得动态老化感知的操作性能点选择策略。
深低温下 FDSOI 器件的 TCAD 模拟
摘要 — 本文证明了在深低温下 FDSOI 器件 TCAD 模拟的可行性。为此，麦克斯韦-玻尔兹曼载流子统计被具有 3D 态密度的费米-狄拉克积分的解析近似所取代。通过求解二维泊松方程来研究器件静电，而使用漂移扩散模型模拟传输。我们探讨了温度对线性和饱和区器件性能的影响以及短沟道效应的影响，这些影响考虑了各种栅极和间隔物长度、室温和深低温。最后，将得到的结果与一些实验数据进行了比较，强调了 TCAD 模拟在提供器件物理和性能见解方面的作用。关键词 — 低温电子学、FDSOI、TCAD 模拟
在FDSOI 28 nm和BICMOS 55 nm
摘要 - 本文的上下文是低功率应用：RF能量收集。在本文中，我们比较了用两种不同的技术实现的两个迪克森电压直流的性能：FDSOI 28 nm和BICMOS 55 nm。两种技术中二极管的I-V特性的测量表明，与BICMOS相比，FDSOI显示出较小的阈值电压和泄漏电流较小。也通过测量结果确定，用FDSOI实现的直接效力的效率优于使用BICMOS获得的直径的效率。此外，研究了后门极化（BGP）在FDSOI中的影响，并提出了新型的动态BGP。在FDSOI中实现了44％的功率转化效率（PCE），而BICMO中观察到37％的PCE。
基于 28nm FDSOI CMOS 中新型紧凑型可调谐传输线 (CTTL) 谐振器的 3.1-51GHz、低于 8mW、单核 LC VCO
摘要 — 5G 标准的采用要求新的无线设备不仅支持传统的 RF 频段，还支持高达 40GHz 及以上的 mmW 频率。这种 mmW 硬件通常需要窄带 LC 谐振电路才能实现高效、低噪声运行。对于宽调谐的软件定义系统，由于缺乏实用的固态可调电感元件，无法实现多倍频程 LC 调谐，从而限制了软件定义无线电的 mmW 性能。在本文中，我们首次在未经修改的 28nm FDSOI CMOS 中提出了一种新型、紧凑、集中/分布式 LC 等效谐振器，该谐振器能够在超过四个倍频程的频率上进行连续调谐，同时保持实用的品质因数。该谐振器用于实现可从 3.1 GHz 调谐至 51GHz 以上的交叉耦合 LC VCO，所需面积小于 0.208mm 2，功率小于 8mW，并实现多倍频程可调 mmW VCO 的 -198.2dBc/Hz 的峰值 FOM T 最先进的水平。关键词 — 可调电路、数控振荡器、压控振荡器、毫米波、宽带、可调滤波器、5G、FMCW 雷达
负电容在部分基于接地平面的SELBOX FET中的影响对电容匹配和SCES
摘要在这里，我们研究了PGP-SELBOX NCFET（在负电容FET中有选择性掩埋的氧化物上的部分接地平面）对FDSOI的负电容的影响。将铁电层放置在PGP-Selbox NCFET的栅极堆栈中，以产生负电容现象。铁电（Fe）材料与介电材料相似，但在其极化特性方面存在差异。fe-HFO 2由于其足够的极化速率具有高介电能力和更好的可靠性，因此将其用作铁电材料。分析了铁电材料参数的影响，例如强制场（E C）和恢复极化（P R）对NCFET的电容匹配的影响。模拟结果表明，R PE因子是P R与E C的比率，与更好的电容匹配密切相关。另外，还探索了铁电层厚度的变化对平均亚阈值摇摆（SS）的变化。还分析了PGP-Selbox NCFET的短通道效应（V Th rolo虫和DIBL）与铁电（T FE）的厚度之间的关系。模拟结果清楚地表明，PGP-SELBOX NCFET的SCES减少了，而I OFF fdsoi NCFET上的I OFF I OFF IN I ON IN I ON IN CES。对于拟议设备的铁罗 - 电动参数的优化值，在T Fe = 5nm时发现为50 mV/十年，比FDSOI NCFET（56 mV/十年）少。
《芯片法案》中的试点线路
– FDSOI 轨道 à 10nm – 研究 PDK 投射逻辑节点 2nm（2024 年）到 7Å 节点（~2030 年）：实现现有 IP 前瞻性基准测试 / 了解未来变化（如 Forksheets、背面电源分布、CFET 和 2D 材料通道）对产品路线图的影响 – 3D 异构集成 Chiplet 实现 – 加速早期试验线量子、神经形态探索、模拟和混合信号 / 电源 / 硅光子学 – 安全芯片 – 可持续性
用于量子计算集成电路的低温电子学
3 格勒诺布尔阿尔卑斯大学，CNRS IMEP-LAHC，F-38000 格勒诺布尔，法国 通讯作者电子邮件：mikael.casse@cea.fr 我们概述了 FDSOI CMOS 晶体管在深低温下的性能，特别强调了背偏带来的好处。FDSOI 晶体管可在室温到低至 100mK 的温度下工作。测量和分析了主要的直流电特性、可变性和可靠性。我们还指出了在低温下出现的特定行为，并讨论了它们的物理起源和建模。 介绍 为了设计高效的量子计算机，需要将传统电子器件尽可能靠近量子比特 (qubit) 设备，考虑超导或 Si-spin 量子比特，以便读出和控制，从而减少对室温布线的需求 (1)。这种需求凸显了探索和开发低温 CMOS 技术的广泛重要性，其工作温度范围从 4.2K 到远低于 1K。此外，Si-spin 量子比特工艺也与 CMOS 工艺兼容，原则上可以将两者单片集成在单个芯片上 (2)、(3)。这可以为任何大规模量子处理器提供基本构建模块，通过设计可扩展的近量子比特低温电子器件来实现大规模量子比特矩阵索引，并最终开发容错通用门量子计算机 (4)。