开放硬件计划的出现促进了复杂计算系统(如信息物理系统 (CPS) 或物联网 (IoT))的设计 [2]。此类计划提出了类似软件的开发工作流程,从复杂的高级硬件描述语言 (HDL) [4] 到电路,同时使用复杂的编译链。这些方法有利于硬件设计的可用性,因此可以将其用作(详细的)黄金模型,取代仅提供某些设计细节的标准手册参考。这些 CPS 和物联网通常受安全和/或安保要求的约束。确保这些要求可以以不同程度的信心完成,从非正式论证到属性的正式验证。使用后一种方法时,系统软件和硬件部分的形式验证通常作为单独的活动进行,并且主要关注功能正确性。
根据以下电池容量的同类商用电脑(截至 2024 年 12 月上市)的电池续航时间测量结果:最新一代 HP EliteBook X – 68 Wh;HP EliteBook Ultra G1q 14 – 59 Wh;戴尔 Latitude 7455 笔记本 – 54 Wh;联想 ThinkPad T14s Gen 6 – 58 Wh。系统性能会因电池容量、屏幕类型和其他 OEM 设计因素的不同而有很大差异。有关更多详细信息,请参阅 intel.com/performance index
根据以下电池容量的同类商用电脑(截至 2024 年 12 月上市)的电池续航时间测量结果:最新一代 HP EliteBook X – 68 Wh;HP EliteBook Ultra G1q 14 – 59 Wh;戴尔 Latitude 7455 笔记本 – 54 Wh;联想 ThinkPad T14s Gen 6 – 58 Wh。系统性能会因电池容量、屏幕类型和其他 OEM 设计因素的不同而有很大差异。有关更多详细信息,请参阅 intel.com/performance index
在通往易断层量子计算的道路上 - 这是由解决量子化学,材料和优化等领域中棘手的计算问题的前景所激发的 - 一个关键挑战是扩大量子信息的数量(Qubits),量子计算机可以托管量的量子,同时又不降级其性能。为此,由于其灵活的设计,与微芯片制造工艺的兼容性以及由市售设备生成的微波处理,超导量子处理器(SQP)具有其优势。本文是SQPS可伸缩性的证明。通过采用用于半导体制造的3维集成技术,与单芯片结构可以容纳的较小数量相比,平流芯片集成的SQP可以托管数十至数百个量子位。本文的第一部分展示了我们如何转移SQP的各个组件的设计 - Qubits,耦合器,读取谐振器和Purcell过滤器(同时维持良好的Qubit相干性和高控制和高度遵守的效果,并使用其他制造工艺)保持了良好的Qubit chip体系结构。我们特别注意InterChip间距,这是在平流芯片体系结构中引入的附加设计参数,该参数对SQP的参数可预测性和性能具有很大影响。论文的第二部分展示了我们如何使用这些单独的组件来设计缩放的SQP。从参数设计到布局的多Qubit SQP的设计工作流已经详细详细阐述。这项工作流量导致了25 Q量的片芯片集成的SQP,而不会降低量子轴相干性和门的性能,进一步证明了流质芯片集成的SQP的可扩展性。我们通过引入基于共形映射技术的超导谐振器的分析设计方法加快了这项设计工作的速度,我们将其用于设计读取谐振器,其参数不受Interchip间距的变化影响。
Hailo-15 是一系列用于智能摄像头的 AI 视觉处理器。Hailo-15 片上系统 (SoC) 将 Hailo 的专利和经过现场验证的 AI 推理功能与先进的计算机视觉引擎相结合,可生成优质图像和高级视频分析。前所未有的 AI 容量既可用于 AI 驱动的图像增强,也可用于全面高效地处理多个复杂的深度学习 AI 应用程序。
Hailo 与领先的合作伙伴合作,将他们的产品与我们的产品无缝集成,打造易于使用、可靠且高质量的解决方案,并遵守行业最严格的标准。我们广泛的可信赖合作伙伴网络覆盖各个地区和细分市场,为我们的客户提供创新的解决方案。
Hailo AI 处理器旨在适用于多种智能机器和设备,例如智能 IP 摄像机、个人计算机、边缘计算设备和驾驶安全系统,影响汽车、工业自动化、安全和零售等广泛领域。
光子整合电路是多模式光谱感觉系统的微型化解决方案。多模式光谱感官数据很复杂,具有较大的冗余性数据量,因此需要与高通信功率消耗相关的高通信带宽才能传输感官数据。为了规避这种高通信成本,光子传感器和处理器被带入亲密关系,并使用集成的硅光子卷积处理器提出了光子多模式内传感器计算系统。微区谐振器横梁阵列用作使用5位精度实现卷积操作的光子处理器,并通过图像边缘检测任务验证。证明了多模式光谱感觉数据的原位处理,进一步将处理器与光子光谱传感器整合在一起,从而实现了不同温度下不同类型和浓度的蛋白质种类的分类。在45个不同类别中,分类精度为97.58%。多模式内传感器计算系统展示了整合光子处理器和光子传感器以增强边缘光子设备的数据处理能力的可行性。
超导量子比特为大规模容错量子计算提供了一种有前途的方法。然而,平面上的量子比特连接通常仅限于几个相邻的量子比特。实现更长距离和更灵活的连接(鉴于纠错码的最新发展,这尤其有吸引力)通常涉及复杂的多层封装和外部布线,这需要大量资源并且可能造成保真度限制。在这里,我们提出并实现了一种高速片上量子处理器,它支持可重构的全对全耦合,具有较大的开关比。我们在四节点量子处理器中实现了该设计,该处理器采用模块化设计,包括一个与两个单独的量子比特承载基板耦合的布线基板,每个基板包括两个单量子比特节点。我们使用该设备演示所有量子比特对的可重构控制 Z 门,基准平均保真度为 96 . 00% 0 . 08%,最佳保真度为 97 . 14% 0 . 07% ,主要受量子比特失相限制。我们还生成分布在各个模块上的多量子比特纠缠,显示 GHZ-3 和 GHZ-4 状态的保真度分别为 88 . 15% 0 . 24% 和 75 . 18% 0 . 11% 。这种方法有望有效扩展到更大规模的量子电路,并为实现受益于增强的量子比特连接性的量子算法和纠错方案提供了途径。
合适规模的 AI 计算 在快速发展的 AI 部署领域,“合适规模的计算”概念已成为 AI 推理的关键策略。这意味着精确校准计算资源以满足 AI 应用程序的需求,重点是实现性能、功耗和成本效率之间的最佳平衡。随着 AI 部署量不断激增,精简基础设施的必要性日益突出,需要采取一种全面的方法,满足延迟和吞吐量要求,同时精心管理与采购、数据中心基础设施、房地产、能耗、冷却和其他运营开销相关的成本。仅仅将更昂贵、耗电更大、专业化程度更狭窄的硬件投入 AI 无法满足所需规模的业务需求。