Mercury 的处理模块利用我们的 EchoCore® FPGA IP,使客户能够专注于他们的应用,同时在基础工作的基础上提供开箱即用的基本基础设施功能。Mercury 促进了 FPGA 之间通用 IP 的重复使用,以优化上市时间并缩短开发时间。Mercury 通过使用 AXI4-Lite 连接提供标准控制平面接口来简化应用集成,并使用 AXI4-Stream 交换机在 FPGA 内和外部接口(如 PCIe)路由数据。客户可以使用他们选择的设计工具(如可参数化的 Xilinx IP、HLS 或 RTL)来生成信号处理算法。然后将内核实例化为保留的用户块并编译到 FPGA 中。
摘要 —IBM 神经计算机 (INC) 是一种高度灵活、可重新配置的并行处理系统,旨在作为新兴机器智能算法和计算神经科学的研究和开发平台。它由数百个可编程节点组成,主要基于 Xilinx 的现场可编程门阵列 (FPGA) 技术。节点以可扩展的 3d 网格拓扑互连。我们概述了 INC,强调了其独特功能,例如执行的计算类型和可用的通信模式的灵活性和可扩展性,从而实现了新的机器智能方法和学习策略,而这些方法和策略并不适合 GPU 优化的矩阵操作/SIMD 库。本文介绍了机器的架构,应用程序将在其他地方详细描述。
本文提供了基于AES的LUT和逻辑门比较S-Box Galois场方法,其芯片尺寸减小和延迟减少,这可以增强性能。数据安全是数字时代的基本要求。现代加密加密技术对于建立安全的通信至关重要。高级加密Satandard(AES)被广泛认为是加密字段最强的加密技术。使用Logic Gates Galios Field Carth Chare操作的三个阶段管道过程,以减少S-Box AES-256的延迟。因此,相应地增加了速度。此外,比较了建议和现有方法的结果。通过Virtex-5 FPGA设备模拟和系统的拟议批准以及Xilinx 14.7软件中的Verilog Code中的设计。
高通、博通、NVIDIA、Xilinx、联发科和 AMD 等无晶圆厂公司参与了设计步骤,但它们并不自己生产芯片,而是选择将制造工作分包给其他公司。1 制造步骤是半导体(通常称为“集成电路”(IC)、“微芯片”或简称为“芯片”)在制造设施(称为“晶圆厂”)中制造的步骤,该制造设施在前端过程中称为“晶圆厂”。Amkor Technology, Inc. 和 ASE 等公司参与了第五步,也称为后端,通过测试和准备切割芯片以嵌入集成到设备或系统中。本报告的附录 A 详细介绍了每个主要阶段以及每个阶段的主要参与者,附录 B 概述了半导体供应链的复杂性。
据 Evans 所说,“我辞职后决定专注于 FPGA,因为我知道它们将成为机器学习推理领域特定加速器中更重要的技术。事实证明,FPGA 在过去几年中确实发展迅速,包括 AMD 于 2022 年以 350 亿美元收购 FPGA 技术市场领导者 Xilinx。但当 SBIR 主题发布时,并没有提到 FPGA。相反,该主题暗示了另一种技术,例如 GPU,它在机器学习中非常流行。我冒了一点风险,写了我的提案,说 GPU 很棒,但 FPGA 是未来,是未来的发展方向。虽然有风险,但成功了。令我惊讶的是,我们是唯一一家入选第一阶段的公司。我当时并不知道这一点,但事实证明海军陆战队熟悉 FPGA 技术。”
Corporation • Ericsson • Equinix Inc. • Extreme Networks, Inc. • Fabrinet • Facebook, Inc. • Fujitsu Limited • Google Inc. • Hewlett Packard Enterprise Company • Huawei Technologies Co., Ltd. • IBM • II-VI Incorporated • Infinera Corporation • Intel Corporation • Jabil • Juniper Networks, Inc. • L3 Technologies, Inc. • Lockheed Martin Corporation•Lumentum Holdings Inc.•MACOM技术解决方案•Microsoft Corporation•Mitsubishi Electric Corporation•Molex Incorporated•Neophotonics Corporation•Nippon Telegraph and Teally Corporation(“ NTT”)•NOKIA CORPORATION•NOKIA CORPORATION Sony Corporation•Spectrum•Synopsys,Inc。•TE Connectivity Ltd.•Texas Instruments Incorporated•Verizon Communications Inc.•Viavi Solutions Inc.•Xilinx,Inc。
摘要 — 本研究重点研究了在 FPGA 片上系统 (SoC) 上加速的深度神经网络 (DNN) 的时间可预测执行。本文考虑了 Xilinx 的现代 DPU 加速器。针对 Zynq Ultrascale+ 平台进行了广泛的分析活动,以研究 DPU 在加速一组用于高级驾驶辅助系统 (ADAS) 的最先进的 DNN 时的执行行为。基于分析,提出了一个执行模型,然后用于得出响应时间分析。还提出了一个名为 DICTAT 的定制 FPGA 模块,以提高 DNN 加速的可预测性并收紧分析界限。最后,基于分析界限和目标平台的测量结果,提供了一组丰富的实验结果,以评估所提出的方法在 ADAS 应用上的有效性和性能。
我们介绍了一种基于 Xilinx RFSoC 的量子位控制器(称为量子仪器控制套件,简称 QICK),它支持直接合成载波频率高达 6 GHz 的控制脉冲。QICK 可以控制多个量子位或其他量子设备。QICK 由一个数字板组成,该数字板承载着一个 RFSoC(射频片上系统)FPGA [1]、定制固件和软件以及一个可选的配套定制模拟前端板。我们表征了系统的模拟性能及其数字延迟,这对于量子纠错和反馈协议很重要。我们通过对 transmon 量子位执行标准表征来对控制器进行基准测试。我们实现了 F avg = 99.93% 的平均 Clifford 门保真度。所有原理图、固件和软件都是开源的 [2]。
摘要 在本文中,我们提出了一种用于 (正交频分复用) OFDM 调制器的 HDL IP 生成器。这种调制在许多电信标准中都有使用。但是,每个标准都需要一个特定的 OFDM 调制器,其特点是具有不同的载波数和循环前缀。这些 OFDM 参数差异对 RTL 硬件设计产生了负面影响。这种多样性使得难以重复使用已为涉及不同通信标准的不同项目设计的调制器。为此,作者提出了一种自动 IP HDL 生成器,该生成器能够以 VHDL 或 Verilog 语言生成 OFDM 调制器的 RTL 代码,其中载波数和循环前缀可由用户设置。生成的 IP 具有最大频率、硬件资源和功耗等特点。作者在 XILINX xc7z030 FPGA 上执行了硬件实现。
我们提出了一种基于 Xilinx 16 通道射频片上系统 (RFSoC) 设备的超导量子比特控制和测量装置。建议的装置由四部分组成:多个 RFSoC 板、用于跨多个板同步每个数模转换器 (DAC) 和模数转换器 (ADC) 通道的装置、用于调整量子比特频率的低噪声直流电源以及用于远程执行实验的云访问。我们还设计了没有物理混频器的装置。RFSoC 板使用高达第三奈奎斯特区的十六个 DAC 通道直接生成微波脉冲,这些微波脉冲由第五和第九个区域之间的八个 ADC 通道直接采样。由 AIP Publishing 独家出版。https://doi.org/10.1063/5.0081232