使用低功耗电子设备设计低功耗嵌入式系统指南 YASHU SWAMI 印度苏兰帕莱姆阿迪亚工程学院 (A) 电子与计算机工程系 摘要:低功耗嵌入式系统 (LPES) 和物联网产品的设计可能包括多种电源管理技术,也可能包含有助于降低功耗的复杂片上功能。嵌入式系统的电源管理和低功耗也是通过复杂的算法实现的,每个低功耗系统 (LPS) 都可能需要多种方法来避免使用额外的电池电量。在创建必须极其节能且同时提供必要计算能力的 LPES 时,我们可以使用多种策略。这完全取决于必须满足的设计规范。然后,如果可行的话,从低功耗电子设备 (LPE) 中选择合适的低功耗组件。在研究和审查了多个 LPES 实时项目后,我们列出了一些可用于实现嵌入式系统低功耗设计和功耗的策略。在分析了大量 LPES 实时项目之后,我们列出了使用 LPE 进行嵌入式系统低功耗设计的几种方法。LPES 设计还有其他好处。LPES 产生的热量更少,对环境更有利。对于 1000 个 LPES 设备,每个设备节省一瓦功率等于一千瓦时,即我们可以节省 1 单位电力。低功耗设计可提高组件和系统的可靠性。嵌入式系统的使用寿命得到延长。在许多情况下,LPES 设计可能会降低生产成本。所选的 LPE 组件更实惠、更便宜。因此,低瓦数电源、LPES 设计更简单、更便宜。关键词:- 低功耗嵌入式系统、低功耗设计、低功耗 PCB、低功耗电子元件、电源管理、电池管理、算法优化。
MTCMOS 电路的构造通常如图 2 所示。逻辑电路和电源线之间是高 Vth 的 PMOS 和 NMOS 晶体管。为了实现实时逻辑功能,在系统处于活动状态时激活休眠信号。在休眠模式下,具有较高 Vth 值的晶体管被关闭,以将逻辑电路与电源线分开。在待机状态下,这会将流中的泄漏降低到阈值以下。对于低功耗、高速设备,MTCMOS 可能是制造商的可行选择。在构建具有 MTCMOS 架构的电路时,确定更高阈值晶体管的尺寸是一项重要的考虑因素。在 6T FinFET SRAM 的上部和下部,放置了更高阈值的晶体管,如图 11 所示。这种更高的
1 产品概述 ................................................................................................................................ 3 2 模块特点 ................................................................................................................................ 3 3 电气特性 ................................................................................................................................ 4 4 模块功能描述 ............................................................................................................................ 5 5 应用框图 ................................................................................................................................ 6 6 模块引脚 ................................................................................................................................ 7 6.1 模块引脚排列 ................................................................................................................ 7 6.2 模块引脚定义 ................................................................................................................ 7 7 封装规格 ................................................................................................................................ 9 8 订购信息 ................................................................................................................................ 9 9 设计指南 ................................................................................................................................ 10 9.1 布局和放置 ................................................................................................................ 10 10 焊接建议 ................................................................................................................................ 10 11 认证 ................................................................................................................................ 11 11.1 蓝牙认证 ................................................................................................................ 11 11.2 CE – EU ................................................................................................................................ 12 11.3 FCC – 美国 ................................................................................................................................. 12 11.4 ISED – 加拿大 ................................................................................................................................. 13 11.5 SRRC - 中国 ................................................................................................................................. 14 12 版本历史记录 ................................................................................................................................. 14
摘要 — 在有限的芯片占用空间和能源供应下,边缘人工智能 (AI) 的快速发展对边缘设备的数据密集型神经网络 (NN) 计算和存储提出了很高的要求。作为一种有前途的节能处理方法,内存计算 (CiM) 近年来在缓解数据传输瓶颈的努力中得到了广泛的探索。然而,片上内存容量较小的 CiM 会导致昂贵的数据重新加载,限制了其在大规模 NN 应用中的部署。此外,先进 CMOS 缩放下增加的泄漏降低了能源效率。在本文中,采用基于铟镓锌氧化物 (IGZO) 薄膜晶体管 (TFT) 的器件电路协同来应对这些挑战。首先,提出了 4 晶体管 1 电容器 (4T1C) IGZO eDRAM CiM,其密度高于基于 SRAM 的 CiM,并且通过较低的器件泄漏和差分单元结构增强了数据保留。其次,利用新兴全通道 (CAA) IGZO 器件的后端 (BEOL) 兼容性和垂直集成,提出了 3D eDRAM CiM,为基于 IGZO 的超高密度 CiM 铺平了道路。提出了包括时间交错计算和差分刷新在内的电路技术,以保证大容量 3D CiM 下的准确性。作为概念验证,在代工厂低温多晶和氧化物 (LTPO) 技术下制造了一个 128 × 32 CiM 阵列,展示了高计算线性度和长数据保留时间。在扩展的 45nm IGZO 技术上的基准测试显示,仅阵列的能效为 686 TOPS/W,考虑外围开销时为 138 TOPS/W。
锁相环(PLL)在物联网手持移动通信设备中占有重要地位。无线通信技术的应用推动了低抖动、小面积、低功耗的PLL的发展[1,2,3,4,5]。压控振荡器(VCO)是PLL的关键模块,必须具备低功耗、低相位噪声的特性,以满足物联网低功耗802.11ah标准[6,7,8,9,10,11]的要求,即在1GHz以下频率范围内,功耗需小于5mW,相位噪声需小于-100dBc/Hz。物联网作为无线通信的关键技术之一,在手持设备、可穿戴设备、智能家居等典型应用中发挥着重要作用。随着接入终端设备数量的快速增长,对低功耗、低相位噪声、高集成度的通信芯片的需求日益凸显。
碳纳米管 (CNT) 具有独特的结构和电气性能,其特性非常值得研究。场效应晶体管技术中 CNT 的小结构可以生产出性能更佳的小型器件。这项工作采用了田口方法来优化碳纳米管场效应晶体管 (CNTFET)。使用 Minitab 19 软件进行田口方法分析。选择了三个尺寸的三个设计参数(CNT 的直径、间距和 CNT 的数量)来提高 CNTFET 的性能。使用 L27 正交阵列和信噪比 (SNR) 来收集和分析数据。使用方差分析验证了田口方法的结果。分析结果显示了三个设计参数的最佳组合,在高功率和低功率应用方面产生了最佳性能。影响 CNTFET 电流特性的最主要设计参数是 CNT 直径,其对导通电流 (Ion)、关断电流 (Ioff) 和电流比 (Ion/Ioff) 的影响分别为 59.93%、96.15% 和 99.14%。通过确定 CNTFET 中最主要的结构,可以进一步优化器件。最终,CNTFET 器件可以在高功率和低功率应用方面得到增强。
森思凌微电子有限公司保留对本文档和本文所述任何产品进行修改、增强、改进、更正或其他变更,或停止提供任何产品或服务的权利,恕不另行通知。客户应在下订单前获取最新的相关信息,并应核实最新和完整的信息。森思凌微电子对任何产品的使用不承担任何责任,也不对因应用或使用本文档或本文所述任何产品或电路而产生的任何责任承担任何责任。森思凌微电子对应用协助或客户产品的设计不承担任何责任。客户对使用森思凌微电子组件的产品和应用负责。森思凌微电子不转让其专利或商标权或其他权利下的任何许可。
从 TMP108 读取时,写入操作存储在指针寄存器中的最后一个值用于确定读取操作读取哪个寄存器。要更改读取操作的寄存器指针,必须将新值写入指针寄存器。此操作通过发出 R/W 位为低的从属地址字节,然后发出指针寄存器字节来完成。无需其他数据。然后,主机可以生成启动条件并发送 R/W 位为高的从属地址字节以启动读取命令。有关此序列的详细信息,请参见图 3。如果需要从同一寄存器重复读取,则无需连续发送指针寄存器字节,因为 TMP108 会存储指针寄存器值,直到下一次写入操作更改它为止。
从 TMP108 读取时,写入操作存储在指针寄存器中的最后一个值用于确定读取操作读取哪个寄存器。要更改读取操作的寄存器指针,必须将新值写入指针寄存器。此操作通过发出 R/W 位为低的从属地址字节,然后发出指针寄存器字节来完成。无需其他数据。然后,主机可以生成启动条件并发送 R/W 位为高的从属地址字节以启动读取命令。有关此序列的详细信息,请参见图 3。如果需要从同一寄存器重复读取,则无需连续发送指针寄存器字节,因为 TMP108 会存储指针寄存器值,直到下一次写入操作更改它为止。
从 TMP108 读取时,写入操作存储在指针寄存器中的最后一个值用于确定读取操作读取哪个寄存器。要更改读取操作的寄存器指针,必须将新值写入指针寄存器。此操作通过发出 R/W 位低的从地址字节,然后发出指针寄存器字节来完成。无需其他数据。然后,主机可以生成起始条件并发送 R/W 位高的从地址字节以启动读取命令。有关此序列的详细信息,请参见图 3。如果需要从同一寄存器重复读取,则无需连续发送指针寄存器字节,因为 TMP108 会存储指针寄存器值,直到下一次写入操作更改它为止。