XiaoMi-AI文件搜索系统
World File Search System摆幅
双栅极反馈场效应晶体管高温特性分析
摘要 — 在本研究中，我们研究了双栅极反馈场效应晶体管 (FBFET) 器件的温度相关行为，该器件在一定温度范围 (300 K 至 400 K) 内表现出陡峭的开关特性。我们使用技术计算机辅助设计 (TCAD) 模拟分析温度特性。FBFET 是在正反馈回路中工作的半导体器件，其中通道区域中的电子和空穴调节势垒和壁的能量状态。FBFET 表现出出色的亚阈值摆幅和高开/关比，这归因于正反馈现象，从而产生理想的开关特性。在模拟结果中，观察到随着温度的升高，导通电流 (I ON )、关断电流 (I OFF ) 和导通电压 (V ON ) 均增加，而开/关电流比降低。此外，通过调节固定栅极电压可以维持高温下的操作。通过模拟结果，我们定性地研究了 FBFET 中各种器件参数随温度变化的变化，并进行了详细讨论。
高性能、低功耗2-4和4-16混合设计
摘要-本文介绍了一种线路解码器的混合逻辑设计方法，结合了传输门逻辑和传输晶体管。针对 2-4 解码器，提出了两种新型拓扑结构：一种是旨在最小化晶体管数量和功耗的 14 晶体管拓扑结构，另一种是旨在实现高功率延迟性能的 15 晶体管拓扑结构。完整的设计是在解码器的正常模式下完成的，因此存在两种 2-4 解码器设计。此外，还设计了两个新的 4-16 解码器，使用混合逻辑 2-4 预解码器与标准 CMOS 后解码器相结合。与传统的 CMOS 解码器相比，所有提出的解码器都具有全摆幅能力和更少的晶体管数量。最后，使用 LTspice 编码在电子 VLSI 软件中对 300nm 进行了各种比较 Spice 模拟，结果表明，与 CMOS 相比，提出的电路在几乎所有情况下都具有显着的功率和延迟改进。
增益提升折叠共源共栅运算放大器，带电容耦合辅助放大器 M. Rashtian* a、M. Vafapour b
介绍了一种使用简单单级辅助放大器的新型增益提升折叠共源共栅运算放大器。所提出的辅助放大器的设计方式是，无需使用共模反馈网络，即可获得适当的输入和输出直流共模电压。辅助放大器的输入端由耦合电容器和浮栅 MOS 晶体管隔离。因此，直流输入电压电平限制已被消除。辅助放大器的输出端也使用了二极管连接的晶体管，使输出电压电平保持在所需的水平。与更复杂的放大器相比，简单的单级辅助放大器对主放大器施加的极点和零点更少，而且功耗也更低。0.18μm CMOS 技术的仿真结果显示直流增益增强了约 20 dB，而输出摆幅、斜率、稳定时间、相位裕度和增益带宽几乎与之前的折叠共源共栅设计相同。
能源系统运算放大器的设计和建模
在本研究中，主要目标是设计单通道运算放大器 IS-OU1 的宏模型，其主要特点如下： 15 V 电源电压、失调电压 7 mV、低电源电流 ~1.3 mA、斜率 ~0.4 V/ s、开环增益 ~100-110 dB、增益带宽积 ~0.7-1 MHz、输出电压摆幅 14 V。为了使用 SPICE 对运算放大器进行建模，选择了基于 npn 型双极晶体管的非线性运算放大器模型 [3, 5]。运算放大器的等效电路如图 1 所示。然后，计算电路中运算放大器元件的参数，使其与运算放大器特性相适应，并将其写成子电路，如图 2 所示。宏模型可以用作 Micro-Cap 12 模型编辑器中的 .SUBCKT 命令的子电路，作为 SPICE 电路程序 [6, 7]，这使我们能够获得 IS-OU1 运算放大器的 SPICE 宏模型。之后，为了测试运算放大器，将获得的宏模型作为 IS-OU1.lib 库文件添加到 Micro-Cap 12 程序库中。
一种可调且多功能的 28nm FD-SOI 交叉输出电路，用于通过 eNVM 突触进行低功耗模拟 SNN 推理
关键词；UTBB 28nm FD-SOI、模拟 SNN、模拟 eNVM、eNVM 集成。2. 简介基于新兴非易失性存储器 (eNVM) 交叉开关的脉冲神经网络 (SNN) 是一种很有前途的内存计算组件，在边缘低功耗人工智能方面表现出卓越的能力。然而，eNVM 突触阵列与 28nm 超薄体和埋氧全耗尽绝缘体上硅 (UTBB-FDSOI) 技术节点的共同集成仍然是一个挑战。在模拟脉冲神经网络 (SNN) 中，输入神经元通过一电阻一晶体管 (1T1R) 突触与输出神经元互连，计算是通过突触权重将电压尖峰转换为电流来完成的 [1]。神经元将尖峰积累到预定义的阈值，然后产生输出尖峰。神经元区分和容纳大量突触和输入脉冲的能力与神经元放电阈值的电压摆幅直接相关。这主要取决于膜电容、突触电荷的净数量和低功率神经元的阈值 [2]。
采用 130nm CMOS 技术的射频功率放大器多级电源调制器：基于比较器的方法
摘要：节能功率放大器 (PA) 可以延长电池寿命，同时又不牺牲线性度，对移动设备来说越来越重要。包络跟踪 (ET) 设计中的电源调制器会影响射频 (RF) PA 的效率提升。本文介绍了一种基于比较器的电源调制器的设计，该调制器可动态控制驱动 PA 所需的电源电压。 前置放大器被设计用于放大 RF 输入信号，包络检测器在比较器的 0 - 3.3 V 摆幅范围内跟踪放大信号。 单位比较器被设计为工作在 2.1 GHz 频率下，最小上升时间延迟为 0.2 ns，并且它被级联以用作 8 位比较器。多级电源调制器接收来自 8 位比较器的输入。这通过限制流过由比较器关闭的晶体管的电流来确定流向 PA 的电流量。因此，基于比较器的包络跟踪系统旨在设计 ET 电路并将功率附加效率提高到大约 45%。此外，ET 电路不包含电感器等笨重元件，因此预计会占用较少的芯片面积。
Wenjun Liu*, Hemei Zheng, Kahwee Ang, Hao Zhang, Huan Liu, Jun Han, Weiguo Liu, Qingqing Sun*, Shijin Ding and David Wei Zhang* Temperature-stable bla
摘要：黑磷（BP）在电子和光电子应用方面表现出巨大的潜力，然而如何保持BP器件在整个温度范围内的稳定性能仍然是一个难题。本文展示了一种在原子层沉积AlN/SiO 2 /Si衬底上制备的新型BP场效应晶体管（FET）。电学测试结果表明，与传统SiO 2 /Si衬底上制备的BP FET相比，AlN衬底上的BP FET具有更优异的电学性能。在77至400 K的温度范围内，它表现出5 × 10 8 的大开关电流比、< 0.26 V/dec的低亚阈值摆幅和1071 cm 2 V −1 s −1的高归一化场效应载流子迁移率。然而，当温度升至400 K时，SiO 2 /Si衬底上的BP FET不再具有这些稳定的电学性能；相反，SiO 2 /Si 衬底上的 BP FET 的电性能却急剧下降。此外，为了从物理上了解 AlN 衬底上 BP FET 的稳定性能，进行了低频噪声分析，结果表明 AlN 薄膜
具有 Hf1-xZrxO2 栅极结构的低压工作 2D MoS2 铁电存储晶体管
铁电场效应晶体管 (FeFET) 因其良好的工作速度和耐用性而成为一种引人注目的非易失性存储器技术。然而，与读取相比，翻转极化需要更高的电压，这会影响写入单元的功耗。在这里，我们报告了一种具有低工作电压的 CMOS 兼容 FeFET 单元。我们设计了铁电 Hf 1-x Zr x O 2 (HZO) 薄膜来形成负电容 (NC) 栅极电介质，这会在少层二硫化钼 (MoS 2 ) FeFET 中产生逆时钟极化域的磁滞回线。不稳定的负电容器固有支持亚热电子摆幅率，因此能够在磁滞窗口远小于工作电压的一半的情况下切换铁电极化。 FeFET 的开/关电流比高达 10 7 以上，在最低编程 (P)/擦除 (E) 电压为 3 V 时，逆时针存储窗口 (MW) 为 0.1 V。还展示了强大的耐久性 (10 3 次循环) 和保留 (10 4 秒) 特性。我们的结果表明，HZO/MoS 2 铁电存储晶体管可以在尺寸和电压可扩展的非易失性存储器应用中实现新的机会。
采用原子层沉积封装提高原子层稳定性 $_{\text{2}}$ 这 $_{\text{3}}$ 晶体管的可靠性特性
摘要 — 超薄 In 2 O 3 和其他最近探索的低热预算超薄氧化物半导体已显示出用于后端 (BEOL) 兼容逻辑层和单片 3-D (M3-D) 集成的巨大前景。然而，这些富含缺陷的原子级薄通道的长期稳定性和可靠性尚未得到深入探索。在这里，我们通过室温正偏压不稳定性 (PBI) 和负偏压不稳定性 (NBI) 实验研究了具有 1.2 纳米厚原子层沉积 (ALD) 生长的 In 2 O 3 通道的晶体管的长期可靠性。观察到的行为很大程度上可以用陷阱中性能级 (TNL) 模型来解释。已经开发出一种减少参数漂移的方法，使用顺序封装并通过 O 2 等离子体处理进行 VT 工程。经过处理后，正、负栅极偏压应力下的长期 VT 偏移幅度均有所降低，而负偏压应力下的其他晶体管参数也趋于稳定。在所有情况下，亚阈值摆幅 (SS) 都不会随时间而变化，这表明应力引起的界面缺陷形成于导带下方很远的地方（如果有的话）。