XiaoMi-AI文件搜索系统
World File Search System晶圆厂
英特尔 2024 年第三季度财报电话会议记录
英特尔首席执行官和首席财务官在公司发布 2024 年第三季度收益后发表评论。以下是英特尔于 2024 年 10 月 31 日太平洋时间下午 2 点举行的 2024 年第三季度收益电话会议上提供的准备好的评论。这些评论包括前瞻性陈述，这些陈述基于公司在电话会议时所见的环境，因此受各种风险和不确定性的影响。它们还包含对公司认为为投资者提供有用信息的非 GAAP 财务指标的引用。请参阅公司 2024 年第三季度的收益报告、最新的 10-K 表年度报告和向 SEC 提交的其他文件，以获取有关可能导致实际结果与公司预期存在重大差异的风险因素的更多信息以及有关非 GAAP 财务指标的其他信息，包括与相应 GAAP 财务指标的适当对账。 2024 年 10 月 31 日——英特尔首席执行官帕特·基辛格 (简历)：我们第三季度的收入超过了预期的中点，我们在成本削减计划方面取得了重大进展。尽管如此，我们在第二季度电话会议上提到的费用对第三季度的盈利能力产生了负面影响。这反映了我们为降低成本、提高效率和增强市场竞争力而采取的积极行动。戴夫将在不久后详细介绍这些费用。在运营方面，第三季度的业绩超出了我们的预期，因为我们在英特尔代工厂和英特尔产品方面取得了关键的里程碑。业务的基本趋势正在以有节制的速度改善，我们对第四季度的展望略高于目前的预期。总体而言，我们加强了对整个业务的效率和执行力的关注，产生了积极的影响。我们还有更多的事情要做，我们正在紧急采取行动，实现我们的优先事项。我们需要为每一寸土地而战，并且比以往任何时候都更好地执行，我们的团队正在拥抱这种心态，因为我们正在打造一个更精简、更盈利的英特尔。现在，让我提供更多细节，首先介绍一下我们三个月前宣布的成本削减计划的最新情况。首先，我们在第三季度完成了绝大部分裁员行动，并且有望在年底前裁员 15% 以上。这些变化虽然艰难，但必不可少，可以降低复杂性，使我们成为一家更精简、更快速、更敏捷的公司。其次，与年初的计划相比，我们的资本支出减少了 20% 以上。现在，我们凭借“领先一步”战略，可以快速响应市场需求。随着我们向 EUV 的过渡现已完成，英特尔 18A 即将推出，我们在英特尔 14A 及以后的节点开发节奏更加正常。此外，我们的团队正疯狂地专注于提高晶圆厂的生产力，使我们能够以更少的投入生产出更多的产品，随着时间的推移。第三，我们已开始简化和精简产品组合的部分内容，以提高效率并创造价值。我们正在通过缩小对更少产品的关注来重新确立产品组合的领导地位
汇编
exectecte s ummary简介：本章主要解决与光学相关的组装问题，从晶圆厂的零件和晶片开始，直到组装设备已准备好进行最终测试。组装是将零件汇总在一起的过程，将它们相对于彼此准确对齐，然后使用各种过程将它们永久加入。光子设备已添加了独特的组装要求（纤维附件，子符精度，Z轴组件，消除粒子等）与典型的微电子和光学产品相比。这些问题是本章的重点。许多重要的应用都需要单模式技术，其中零件（尤其是纤维附件）需要在运行环境中产品的一生中光链的亚微米公差和稳定性。达到机械水平的水平需要从设计开始，选择材料和结构，以最大程度地减少温度和压力以及其他环境现象的影响，选择材料，连接方法以及将产生该结果的组装过程。通常，具有高模量（E）和低温系数E（TCE）的材料是最好的，并且已在光学设备中广泛使用。不幸的是，这些材料往往是昂贵的，因此精力用于利用较低的成本材料和较低的成本流程。需要大幅度降低光学设备的成本，以使光学产品在更多的应用中经济上可行。当前状态：避免组装成本的一种明显方法是最大程度地减少要组装的零件数量。由于包装和组装是当前设备成本的很大一部分，因此本章的重点是降低这些成本。通过在前端的平台级别上增加集成的使用来解决。不幸的是，光学应用中所需的所有功能尚未集成，因此使用适当的技术制成的零件合并在现在所谓的异质集成中。组装零件的复杂组合是异质组件。组装需求受到使光学设备较小的趋势的强烈影响，这意味着在MM与CM中测量的设备。此外，包含单模式组件需要在关节和位置公差中控制亚微米键线厚度。这些公差从电子组件中的MILS转到单模式设备中的微米和亚微米。此外，传感器不仅包含光子集成电路（图片），而且还包含其他专门零件，这些零件会对组装过程施加约束并限制和限制组装选项。许多光学设备都结合了脆弱的环境敏感零件，包括INP零件，基于聚合物的设备，SIN，GAAS和GAN基板以及施加进一步的装配限制的组件。最后，光学设备通常是三维而不是平面。这些唯一要求的要求的净结果是需要使用新材料和过程设备的新加入方法。主要挑战：主要挑战是降低光学设备的成本，以使光学产品在更多的应用中经济上可行。与发展成本的能力相比，与电子设备相比，制造的光子设备的相对较小的体积（数百万比数百万）相对较小。出售这些流程的潜在收入通常不足以收回其发展成本。当前的重要挑战是降低亚微米纤维和纤维阵列对齐的成本。另一个挑战是开发消除光纤辫子的方法。他们的包容性使制造业变得困难和昂贵。替代方案，例如内置在基板和电路板中的波导作为替代解决方案。这将需要关节以及基板和板上的零件和波导之间的相关组装过程。为具有所需特征的零件开发一个可靠的供应链对于光学产品是一个挑战。
硅光子学
执行摘要 最新技术摘要 在过去 20 年中，硅光子学已成为光子集成电路 (PIC) 的一项极具吸引力的技术，因为它直接建立在硅纳米电子领域的极度成熟基础之上。因此，它开辟了一条通往非常先进的 PIC 的道路，具有非常高的产量和低成本。更准确地说，今天，硅光子 PIC 正在 200 毫米和 300 毫米 CMOS 代工厂中以纳米级精度和可重复性进行商业化生产，这从光子学的角度来看是前所未有的。基本技术利用绝缘体上硅 (SOI) 晶圆，其中埋氧层顶部的硅层充当连接芯片上器件的波导的核心。由于硅是导光材料，氧化硅是包层，该技术可以解决波长范围约为 1 至 4 m 的应用，从而包括以 1300nm、1550nm 和 1550(+)nm（分别为 O、C 和 L 波段）为中心的非常重要的光纤光谱带。硅光子学已经成为十多家公司（其中大部分是无晶圆厂公司）用于数据中心和电信网络中高数据速率收发器产品的首选技术。总的来说，他们向市场部署了估计数百万个硅光子收发器。大约有 20 个硅光子制造平台（部分为工业平台，部分为支持原型设计和小批量制造的研究机构平台）已经建立，这些平台基于现有基础设施和源自硅电子行业的专有技术（见附录 A1）。典型平台允许集成高速调制器和高速 Ge 探测器，符号率范围为 50 至 100 Gbaud，以及用于光束组合/分裂、波长选择功能、偏振选择功能和片外耦合的高级无源功能。一些平台允许其他功能，例如与高级电子设备的集成（单片或混合）、光源的集成（异构或混合）以及面向传感的功能（例如微流体）。大多数平台的运作方式类似于代工厂：任何最终用户都可以访问它们，无论是全掩模版/全晶圆批次 (FRFL) 模式还是成本分摊多项目晶圆 (MPW) 模式，其中最终用户可以提交部分掩模版的设计，并将收到几十个处理过的芯片而不是完整的晶圆。 FRFL 模式成本高昂（数十万欧元/美元），但每芯片成本较低（每芯片约 10 欧元/美元），而 MPW 模式每设计成本更实惠（数十万欧元/美元），但每芯片成本约 1000 欧元/美元。当扩展到更高产量（例如 1000 片晶圆）时，芯片成本可降至每芯片 1 欧元/美元以下，因为固定掩模和间接成本在整个批次中摊销。当代工厂基础设施的投资已经折旧或与其他用户共享时，较低的单芯片成本也会受益。芯片代工厂向其客户提供工艺设计套件 (PDK)。这些 PDK 详细说明了给定平台的设计规则，并包含基本组件和电路库。硅光子学 PDK 的成熟度尚未达到 CMOS IC 代工厂的水平。今天，硅光子学 PDK 仅包含非常基本的构建模块库，特别是对于 MPW 操作模式。未来的硅光子学 PDK 必须包含组件和电路的紧凑模型，其参数基于经过验证的测量数据，并考虑到晶圆之间和晶圆之间的工艺变化。