XiaoMi-AI文件搜索系统
World File Search System晶圆键合
具有改进的新型晶圆级粘合剂键合...
我们报告了一种通用方法，用于提高软烤 BCB 键合堆栈中键合后晶圆对准精度和 BCB 厚度均匀性。该方法基于新型 BCB 微柱，在键合过程中充当锚点。锚点结构成为键合界面的自然组成部分，因此对键合堆栈的光学、电气和机械性能的干扰最小。我们研究了固定锚点密度和各种锚点高度与粘合剂 BCB 厚度的关系，这些性能也不同。我们证明了对准精度可以提高大约一个数量级，并且该工具可以接近基本的键合前对准精度。我们还证明了该技术对 2 – 16 μ m 的大范围 BCB 厚度都有效。此外，我们观察到，对于 8 – 16 μ m 范围内的 BCB 厚度，厚度不均匀性降低了 2 – 3 倍。
混合晶圆键合中的 CMP 挑战回顾...
ST Microelectronics 和 LETI：S. Lhostis、A. Farcy、E. Deloffre、F. Lorut 等人在拉斯维加斯电子元件和技术会议 ECTC 上发表演讲（2016 年）。
半导体晶圆键合：科学、技术与应用 17
T. Wernicke、B. Rebhan、V. Vuorinen、M. Paulasto-Krockel、V. Dubey、K. Diex、D. Wünsch、M. Baum、M. Wiemer、S. Tanaka、J. Froemel、KE Aasmundtveit、HV Nguyen、V. Dragoi
优化芯片准备和处理以实现高产量混合芯片到晶圆键合
摘要 混合铜/电介质键合是一种成熟的晶圆对晶圆 (W2W) 键合技术，但将该技术应用于芯片对晶圆 (D2W) 键合却具有挑战性。芯片或晶圆上的极小颗粒可能会导致空隙/非键合区域。用于混合 W2W 的晶圆清洁和激活工艺已经相当成熟，但将其应用于减薄和单片化芯片进行 D2W 键合却非常具有挑战性。为了允许（部分）重复使用现有的晶圆级清洁、计量和激活工艺和设备，我们提出了一个新概念，即在玻璃载体晶圆上对芯片进行单片化、清洁和激活。在完成芯片准备步骤后，直接从载体晶圆上拾取芯片。这种方法不需要额外的拾取和放置步骤，并且避免使用传统的切割胶带。使用这种新方法进行的首次直接电介质 D2W 键合实验显示出非常有希望的键合产量，键合的 50 µm 薄芯片数量众多，完全没有空隙。此外，通过消除切割胶带，减薄晶圆和单个芯片始终由刚性表面支撑，从而实现超薄芯片处理。在本研究中，我们还报告了厚度小于 10 µm 的芯片的处理。关键词载体系统、混合键合、互连、拾取和放置、薄芯片
晶圆粘结后的晶圆边缘平面化
使用Tencor的HRP-250来测量轮廓。使用了来自Cabot的SS12和来自AGC的CES-333F-2.5。在将晶片粘合到粘合之前（氧化物到氧化物和面对面），将顶部晶圆的边缘修剪（10毫米），并同时抛光新的斜角。这可以防止晶片边缘在磨/变薄后突破[1]。将晶圆粘合后，将散装硅研磨到大约。20 µm。之后，通过反应性离子蚀刻（RIE）将粘合晶片的剩余硅移到硅硅基（SOI） - 底物的掩埋氧化物层（盒子）上。另一个RIE过程卸下了2 µm的盒子。之后，粘合晶片的晶圆边缘处的台阶高为3 µm。随后沉积了200 nm的氮化物层，并使用光刻和RIE步骤来构建层。此外，罪被用作固定晶片的si层的固定。必须将设备晶圆边缘的剩余步骤平面化以进行进一步的标准处理。为此，将剩余的罪硬面膜（约180 nm）用作抛光止损层。在平面化之前，将4500 nm的Pe-Teos层沉积在罪恶上。这有助于填充晶圆的边缘。在第一种抛光方法中，将氧化物抛光至残留厚度约为。用SS12泥浆在罪过的500 nm。在这里，抛光是在晶片边缘没有压力的情况下进行的。然后将晶圆用CEO 2泥浆抛光到罪。用CEO 2浆料去除氧化物对罪有很高的选择性，并且抛光在罪恶层上停止。第一种抛光方法花费的时间太长，将氧化物层抛光至500 nm的目标厚度。此外，在抛光SIO 2直到停止层后，用SS12稍微抛光了罪。最后，高度选择性的首席执行官2 -lurry用于抛光罪。结果表明，步进高度很好，但是弹药范围很高（Wafer＃1）。第二种方法的抛光时间较小，并在500 nm上停在SIO 2上，而最终的抛光和首席执行官2 -slurry直至罪显示出良好的步进高度，并具有更好的罪恶晶圆范围（Wafer＃2）。
采用面对面晶圆键合技术的三维堆叠高性能商用微处理器的热分析
摘要 — 3D 集成技术在半导体行业得到广泛应用，以抵消二维扩展的局限性和减速。高密度 3D 集成技术（例如间距小于 10 µ m 的面对面晶圆键合）可以实现使用所有 3 个维度设计 SoC 的新方法，例如将微处理器设计折叠到多个 3D 层上。但是，由于功率密度的普遍增加，重叠的热点在这种 3D 堆叠设计中可能是一个挑战。在这项工作中，我们对基于 7nm 工艺技术的先进、高性能、乱序微处理器的签核质量物理设计实现进行了彻底的热模拟研究。微处理器的物理设计被分区并以 2 层 3D 堆叠配置实现，其中逻辑块和内存实例位于不同的层（逻辑位于内存上的 3D）。热仿真模型已校准到采用相同 7nm 工艺技术制造的高性能、基于 CPU 的 2D SoC 芯片的温度测量数据。模拟并比较了不同工作负载条件下不同 3D 配置的热分布。我们发现，在不考虑热影响的情况下以 3D 方式堆叠微处理器设计会导致在最坏情况下的功率指示性工作负载下，最高芯片温度比 2D 芯片高出 12°C。这种温度升高会减少在需要节流之前运行高功率工作负载的时间。但是，逻辑在内存上分区的 3D CPU 实现可以将这种温度升高降低一半，这使得 3D 设计的温度仅比 2D 基线高 6°C。我们得出结论，使用热感知设计分区和改进的冷却技术可以克服与 3D 堆叠相关的热挑战。索引术语 —3D 堆叠、面对面、热
基于深度学习模型的Al-Sn-Al结合强度研究
摘要：Al-Sn-Al晶圆键合是一种新型的半导体制造技术，在器件制造中发挥着重要作用，键合工艺的优化和键合强度的测试一直是关键问题，但仅通过物理实验来研究上述问题存在实验重复性强、成本高、效率低等困难。深度学习算法可以通过训练大量数据快速模拟复杂的物理关联，很好地解决了晶圆键合研究的困难。因此，本文提出利用深度学习模型（2层CNN和50层ResNet）实现不同键合条件下键合强度的自主识别，对比测试集结果表明ResNet模型的准确率为99.17％，优于CNN模型的91.67％。然后利用Canny边缘检测器对识别出的图像进行分析，结果显示晶圆的断裂面形貌为孔状结构，且晶圆表面孔移动面积越小，键合强度越高。此外，还验证了键合时间和键合温度对键合强度的影响，结果表明相对较短的键合时间和较低的键合温度可获得更好的晶圆键合强度。本研究展示了利用深度学习加速晶圆键合强度识别和工艺条件优化的潜力。
