XiaoMi-AI文件搜索系统
World File Search System栅极
在基于测量的量子计算中识别用于栅极实现的关键码头
摘要 - 基于测量的量子计算（MBQC）是一种强大的技术，依赖于多数纠缠群集状态。要实现一组通用的量子门，因此，MBQC中的任何量子算法，我们都需要按适当的顺序测量群集状态矩阵，然后根据测量结果的进料进行最终校正。在光子量子架构中，Gottesman-Kitaev-Preskill（GKP）Bosonic Continule-Rible-变量（CV）编码是MBQC的绝佳候选者。GKP量子位允许轻松应用纠缠CZ门，用于使用梁拆分器生成资源群集状态。但是，准备高质量，现实，有限的GKP量子量可能是实验中的挑战。因此，可以合理地期望基于GKP的MBQC在群集状态下仅包含少数“良好”质量GKP量子台的实现。相比之下，其他量子位是弱挤压的GKP Qubits，甚至只是挤压真空状态。在本文中，我们分析了一组通用的简历门的性能，当使用不同质量（良好和不良）的GKP量子和挤压真空状态的混合在一起来创建群集状态。通过比较性能，我们确定了群集状态中每个门的关键量子，以实现其MBQC。我们的方法涉及将门的输出与相应的预期输出进行比较。我们介绍了不同栅极实现的逻辑错误率，这是GKP挤压的函数，用于使用Xanadu的草莓田Python库来模拟和确定。索引项 - 基于测量的量子计算，量子连续变量，Gottesman-Kitaev-Preskill Qubits
分裂栅极 n 沟道 STI-LDMOS 晶体管中热载流子应力退化的 TCAD 模拟
本文报道了对具有 STI 结构的硅基分裂栅 n 沟道 LDMOS 晶体管中热载流子引起的退化机制的联合实验和模拟分析。在这种情况下，电子可以获得足够的动能来在硅/氧化物界面处产生带电陷阱，从而引起器件退化并导致器件电参数发生变化。特别地，已经通过实验在室温下表征了线性状态下的导通电阻退化。通过使用旨在重现退化动力学的物理模型，在 TCAD 模拟框架内重现了热载流子退化。研究了不同应力条件下的电子分布函数及其对分裂栅偏压的依赖性，从而定量了解了热电子在被测器件热载流子退化机制中所起的作用。
AlGaN 势垒对具有 p-GaN 栅极的功率 HEMT 长期栅极可靠性的影响
阈值电压不稳定很大程度上被归因于 p-GaN/AlGaN 堆栈中存在的两种竞争机制，即空穴和电子捕获，分别导致负和正的 V TH 偏移 [3-9]。其中一种机制的盛行程度可能取决于栅极偏压和温度 [3]、技术种类 [11] 以及应力 / 表征时间 [12]。总体而言，来自栅极金属的空穴注入和 / 或高场耗尽肖特基结中的碰撞电离已被确定为导致 V TH 不稳定的此类现象的根本原因。提出了一些工艺优化措施，例如降低栅极金属附近 p-GaN 层中的活性镁掺杂浓度 [11]、降低 AlGaN 势垒中的铝含量 [3] 以及优化 p-GaN 侧壁的蚀刻和钝化 [10]，以限制正向栅极应力下的负和正 V TH 偏移。
用于常关型 GaN HEMT 的新型纳米结构 P-GaN 栅极的设计优化
A. 具有 MBE 再生长 P-GaN 栅极的常关型 HEMT HEMT 结构的特点是具有 25 nm 厚的 AlGaN 势垒和 20 % 的铝率。首先，通过 PECVD（等离子增强气相沉积）沉积 100 nm 厚的氧化硅 SiO 2 层，作为 AlGaN 栅极蚀刻和选择性 GaN 再生长的掩模。在用 CF 4 RIE 蚀刻 SiO 2 层以确定栅极区域之后，通过 ICPECVD 对 AlGaN 层进行 Cl 2 部分蚀刻，条件如下：RF 功率为 60 W、压力为 5 mTorr 并且 Cl 2 流速为 10 sccm。蚀刻时间为 35 秒，去除了 19 nm 的 AlGaN。然后在 MBE（分子束外延）反应器中重新生长用镁（Mg）掺杂的 50 nm GaN 层，其标称受体浓度为 Na-Nd 为 4 x 10 18 cm -3。
具有软短路故障模式的 SiC 功率 MOSFET 中的栅极损伤积累和离线恢复
摘要 – 本文详细分析了特定类型的碳化硅 (SiC) 功率 MOSFET 的短路故障机制，该 MOSFET 具有安全的开路故障类型特征。结果基于广泛的实验测试，包括晶体管的功能和结构特性，专门设计用于实现逐渐退化和逐渐累积的损伤。结果表明，软故障特征与栅极源结构的退化和最终部分短路有关。此外，在退化的组件上观察到由临时离线偏置引起的部分恢复。结果表明，这是一种现实的新选择，可在应用中部署，以提高系统级稳健性和系统级跳转运行模式能力，这在许多可靠性关键领域（例如运输）中非常重要。
栅极源偏置电压和栅极泄漏电流对FTO型SIC功率MOSFET的短路性能的影响
最近已显示：损害累积和SC-FTO型设备的故障仅用于短路脉冲比给定临界值更长的短路脉冲，此后，栅极裂口电流明显增加； 由于热机械应力和随后的温度相关的顶部金属化挤出，降解和失效是在顶部SIO 2中产生裂纹的结果[1]； 遵守临时偏置条件，由于金属路径在设备顶部区域融合效果，因此可以恢复功能[2]。在此，提出和讨论了一个新的结果，即直接在门和排水之间流动的泄漏电流的检测，也影响晶体管的短路性能和稳健性，为此表明，短路期间门源偏置的值也起着重要作用。
一种具有增强驱动能力的新型沟槽型三栅极晶体管
摘要 — 本文介绍了 40 nm 嵌入式非易失性存储器技术中新型高密度三栅极晶体管的设计、实现和特性。深沟槽用于集成与主平面晶体管并联的两个垂直晶体管。由于内置沟槽，所提出的制造工艺增加了晶体管的宽度，而不会影响其占用空间。平面 MOS 结构的电压/电流特性与新型三栅极晶体管的特性进行了比较。新架构提供了改进的驱动能力，导通状态漏极电流是其等效标准 MOS 的两倍，并具有较低的阈值电压，适用于低压应用。最后，在工作电压范围内验证了栅极氧化物和结的可靠性。索引术语 — 多栅极晶体管、MOS 器件、沟槽晶体管、驱动能力、闪存。
2EDL05x06xx 系列 600V 半桥栅极驱动器，带集成自举二极管 (BSD)
图 11 所示的电路描绘了三相逆变器的一条支路；图 12 和 13 显示了 Q1 和 D2 之间电流换向的简化图示。电源电路中从芯片粘合到 PCB 轨道的寄生电感被集中到每个 IGBT 的 LC 和 LE 中。当高端开关打开时，V S1 低于 DC+ 电压，其电压降与电源开关和电路的寄生元件有关。当高端电源开关关闭时，由于连接到 V S1 的电感负载（这些图中未显示负载），负载电流会瞬间流入低端续流二极管。该电流从 DC 总线（连接到 HVIC 的 COM 引脚）流向负载，并在 V S1 和 DC 总线之间产生负电压（即，HVIC 的 COM 引脚的电位高于 VS 引脚）。
重复短路应力下 SiC MOSFET 栅极老化规律预测
b IRT Saint-Exupéry，图卢兹，法国 摘要 本文提出了 SiC MOSFET 栅极在重复短路应力下的老化规律。基于分析研究、物理形式和预处理数据，提出了基于应力变量 T j、T 脉冲栅极损伤 % 和 E sc 的数值拟合。对老化规律的准确性和预测能力进行了评估和比较。结果提出了一种基于 T Al_Top 金属源的新老化规律。该规律的拟合精度最高。最后，直接基于短路能量 E sc 的老化规律似乎具有最佳的预测能力。 1. 简介 SiC MOSFET 提高了功率转换器效率 [1]。如今，必须保证意外极端操作中的可靠性和稳健性。然而，由于平面结构中的电流密度更高和通道更短，SiC MOSFET 的短路 (SC) 耐受时间 (T SCWT @2/3 x V DSmax ) 低于硅器件，t SCWT = 2μs，而 Si IGBT 的 t SCWT = 10μs。最近，人们投入了大量精力来研究短路测试下的专用 SiC MOSFET 故障机制 [2,3]。高温变化导致栅极区域和 Al 源金属周围产生累积热机械应力。这些通常导致 SiC MOSFET 无法超过源自硅标准的 1000 次重复短路循环阈值。在 SiC MOSFET 栅极损坏之前，对其允许的短路循环次数的预测目前尚不为人所知，但这却是运行阶段主要关注的问题。在 [4] 中，提出了威布尔分布和直接 T j Coffin-Manson 老化定律，但漏源电压偏置降低至 200V，并使用栅极沟槽器件。在 [5] 中，作者通过实验证实了栅极老化与 T j 应力的依赖关系，但未拟合 Coffin-Manson 参数，因此未提出预测能力。在本文中，进行了重复的 SC 研究，以建模并提出一组 SiC MOSFET 上的预测分析栅极老化定律
共栅极 LNA 中的新型噪声消除拓扑
本文提出了一种设计噪声消除共栅 (CG) 低噪声放大器 (LNA) 的新方法。该方法研究使用电感退化共源 (IDCS) 级与 CG 级并联，而不是共源 (CS) 级。考虑到 IDCS LNA 的特殊规格，所提出的拓扑可以实现更低的噪声系数 (NF) 和更好的输入阻抗匹配。对该拓扑进行了分析计算，并给出了满足输入阻抗匹配和噪声消除条件的方程。还通过计算每个噪声源的传递函数来计算所提出的 LNA 的 NF，同时满足这些条件。为了验证理论分析，设计并优化了两个不同的 X 波段 LNA。使用先进设计系统 (ADS) 电磁动量和 GaAS pHEMT 0.1 µ m 工艺模型进行模拟。结果表明，所提出的方法可以实现更好的输入阻抗匹配和更低的 NF，而输出阻抗匹配和增益具有相对相同的行为。