摘要 — 本文介绍了一种完全集成的亚阈值 LC 压控振荡器 (VCO)。还提出了一种设计方法来寻找降低功耗的最佳参数。该方法已应用于设计不同频带的振荡器。此外,自适应体偏置技术已用于改善启动约束并允许对 PVT(工艺、电压和温度)变化具有很高的免疫力。利用所提出的方法,在 0.13μm CMOS 中实现了在 5 GHz ISM(工业、科学和医疗)频段工作的 VCO。它在 0.39V 电源电压下仅消耗 468 μW。这使得满足自主连接对象和物联网应用所需的规格成为可能。测得的振荡频率可以从 5.14 GHz 调整到 5.44 GHz。获得的相位噪声在布局后仿真 (PLS) 中约等于 – 112 dBc/Hz,在测量中约等于 -104.5 dBc/Hz。
图 5-16 由于 ADC 孔径不确定性(抖动)导致的采样幅度误差 ............................................................................................................................. 102 图 5-17 预测的 AD6644 SNR 与各种模拟输入频率的时钟抖动 ............................................................................................................. 103 图 5-18 典型的高质量本振 SSB 相位噪声规格 ............................................................................................................................. 105 图 5-19 由于 DNL 导致的 ADC 量化误差 [Brannon 之后,111] ............................................................................. 106 图 5-20 高性能 AD6644 14 位多级 ADC 的架构 [模拟,107] ............................................................................................. 106 图 5-21 应用宽带抖动来改善 ADC SFDR ............................................................................................. 107 图 5-22 添加抖动信号后 AD6644 杂散性能的改善[模拟,107] ................................................................................ 108 图 5-23 由于 HF 拥塞而预测的平均可用抖动功率(下限) ................................................................................................ 109 图 5-24 数字下变频器 ........................................................................................ 110 图 5-25 NCO 作为复杂(正交)直接数字合成器 ............................................................. 112 图 5-26 实用抽取 CIC 滤波器 - 积分器,抽取
对于估计任意量子过程相位的基本任务,设计了一种基于傅立叶的量子相位估计变体,它使用多个纠缠量子比特的探测信号。对于简单的实际实现,每个探测量子比特都可以单独应用和测量。当量子比特最佳纠缠时,可以获得海森堡增强的估计效率缩放。相位估计协议可以在存在量子相位噪声的情况下同样应用。这使我们能够研究一般量子相位噪声对基于傅立叶的相位估计性能的影响。特别是它揭示了在没有噪声的情况下发现的最佳策略随着噪声的增加逐渐失去其最优性。此外,与无噪声情况相比,在有噪声的情况下,纠缠的存在不再一致有利于估计;存在一个最佳纠缠量来最大化效率,超过该纠缠量就会变得有害。该结果有助于更好地了解量子噪声和纠缠,从而实现量子信号和信息处理。
摘要 - 可植入医疗设备(IMD)的设计挑战之一是功率要求,以避免频繁的电池替换和手术需要最低。本文介绍了使用标准180 nm CMOS工艺设计的占名的IR-UWB发射器,该发射器以100 Mbps的数据速率以11.5 PJ /脉冲达到11.5 PJ /脉冲的能量效率(每脉冲能量)。在4-6 GHz的频率范围内工作,发射器的峰值功率频谱密度(PSD)为-42.1 dbm/MHz,具有950 MHz带宽,这使得它非常适合高数据速率生物测量应用。使用IMPULSE GENERATOR(IG)的控制电压,也可以从500 MHz-950 MHz的带宽与500 MHz-950 MHz变化。所提出的发射器的宽频率范围和带宽范围也使其非常适合涵盖下部UWB频率带的分布式脑植入物应用。索引项 - IR-UWB发射器,电压控制的振荡器,功率放大器,功率频谱密度,相位噪声。
本版新增内容 5 低噪声放大器 5 低相位噪声放大器 5 宽带分布式放大器 5 线性放大器和功率放大器 5 GaN 功率放大器 5 数字步进衰减器 5 I/Q 下变频器/接收器 5 I/Q 上变频器/下变频器/收发器 6 集成 LO 的 I/Q 解调器 6 V 波段发射器/接收器 6 集成 VCO 的整数 N PLL 6 模拟可调低通/带通滤波器 6 数字可调滤波器 6 SPDT 开关 7 SP3T、SP4T、SP6T、SP8T 开关 7 波束形成器 7 高速模数转换器 >20 MSPS 7 高速数模转换器 ≥30 MSPS 7 时钟发生器和同步器 7 5G 毫米波网络无线解决方案和 Massive MIMO 解决方案 7 业界最完整的 24 GHz 至 29.5 GHz MMW 5G 网络无线解决方案 8 业界最完整的 37 GHz 至 43.5 GHz MMW 5G 网络无线解决方案 9 Massive MIMO(M-MIMO):5G 速度竞赛的快速通道 10
我们描述了一种灵活的微波合成系统,该系统由一个超低相位噪声低温蓝宝石振荡器 (CSO) 设计,可用作镱离子 (Yb+) 量子比特的主时钟。我们报告称,使用该合成系统,量子比特相干时间从 0.9 秒提高到 8.7 秒,提高了 10 倍,单量子比特量子门的误差为 1.6e-6。使用滤波函数方法 [1],我们发现证据表明,0.9 秒的宝贵相干性受到精密级商用现成微波合成器 [1] 的相位噪声的限制。此外,我们还利用微波合成系统的灵活性来演示贝叶斯学习算法,该算法可以自主设计信息优化的控制脉冲来识别和校准定量动力学模型,以表征囚禁离子系统。我们通过实验证明,新算法在少量样本的情况下超过了传统校准方法的精度 [2]。
• FMCW 收发器 – 集成 PLL、发射器、接收器、基带和 ADC – 76GHz 至 81GHz 覆盖范围,可用带宽为 5GHz – 四个接收通道 – 三个发射通道 – 基于小数 N 分频 PLL 的超精确线性调频引擎 – TX 功率:13dBm – RX 噪声系数:13dB – 1MHz 时的相位噪声:• –96dBc/Hz(76GHz 至 77GHz)• –94dBc/Hz(77GHz 至 81GHz)• 内置校准和自检 – 内置固件 (ROM) – 跨工艺和温度的自校准系统• 主机接口 – 通过 SPI 或 I2C 接口与外部处理器进行控制接口 – 通过 MIPI D-PHY 和 CSI2 v1.1 与外部处理器进行数据接口 – 用于故障报告的中断• 符合功能安全标准 – 专为功能安全应用而开发 – 提供文档以帮助 ISO 26262 功能安全系统设计达到 ASIL-D – 硬件完整性达到 ASIL-B – 安全相关认证 • 经 TUV SUD 认证,达到 ISO 26262 ASIL B 级
在微型,基于芯片的平台中生成超低噪声微波和MMWave可以改变通信,雷达和传感系统1-3。利用光学参考和光学频率梳的光频分割已成为一种强大的技术,可以比其他任何方法4-7生成具有优越光谱纯度的微波。在这里,我们演示了一个微型的光频分割系统,该系统可以将方法可能传递到互补的金属 - 氧化物 - 氧化物 - 兼容兼容的集成光子平台。相位稳定性由大模式体积,基于平面波导的光学参考线圈腔8,9提供,并通过使用在波导偶联的微孔子10–12中生成的soliton microcombs将其从光学到MMWave频率分配。除了实现集成光子MMWave振荡器的记录 - 低相位噪声外,这些设备还可以与半导体激光器,放大器和光电二极管异质整合,具有大量,低尺寸的基本和大型市场应用的低尺寸生产的潜力13。
摘要 - 使用Double-Gate(DG)MOSFET设计了差分交叉耦合电压控制的振荡器(VCO)。DG MOSFET具有高噪声图的出色噪声免疫力,适用于低功率,高频应用。该提出的VCO是使用差分拓扑设计的,具有提高功耗,设计灵活性和降低噪音的提高。这也提高了现有差分放大器的高频性能。此后,将提出的VCO与制造和设计方法进行了比较,尤其是基于硅的CMOS和单栅(SG)MOSFET VCOS(可能)的替代方法。遵循各种印刷电路板(PCB)设计实践,以最大程度地减少噪声并提高电路的整体效率。进行该VCO分析的关键参数是功率的输出功率,相位噪声和数字,在峰值处已实现为-2.91 dbm和1 MHz的-69.79 dbc/hz。设计VCO的功耗为36兆瓦。关键字 - MOSFET,双门MOSFET,差分放大器,微电子,纳米技术,VLSI,VCO。1。简介
摘要 — 本文介绍了一种空间时间平均技术,该技术可实现瞬时小数分频,从而显著降低小数 N 锁相环 (PLL) 中的量化误差。空间平均可通过使用并行运行的分频器阵列来实现。它们的不同分频比由小数调制器 (DSM) 和动态元件匹配 (DEM) 块产生。为了降低分频器功率,本文还提出了一种仅使用一个分频器和相位选择来实现空间平均的方法。原型 2.4 GHz 小数 N PLL 采用 40 nm CMOS 工艺实现。测量结果表明,所提出的技术分别在 1 MHz 和 10 MHz 偏移处将相位噪声降低了 10 dB 和 21 dB,从而使积分均方根抖动从 9.55 ps 降低至 2.26 ps。索引术语——调制器(DSM)、数据加权平均(DWA)、动态元件匹配(DEM)、小数N分频PLL、频率合成器、相位噪声、锁相环(PLL)、量化噪声降低。