XiaoMi-AI文件搜索系统
World File Search System硬件的
向量符号架构作为新兴硬件的计算框架
稿件收到日期为 2022 年 4 月 11 日；修订日期为 2022 年 6 月 30 日；接受日期为 2022 年 9 月 2 日。当前版本日期为 2022 年 10 月 17 日。Denis Kleyko 的工作部分得到了欧盟“地平线 2020”研究与创新计划（根据玛丽居里资助协议 839179）的支持，部分得到了美国国防高级研究计划局 (DARPA) VIP（超高清项目）和 AIE（HyDDENN 项目）计划的支持，部分得到了空军科学研究办公室 (AFOSR)（资助编号为 FA9550-19-1-0241）的支持，部分得到了英特尔 THWAI 计划的支持。 Pentti Kanerva 的工作部分由 DARPA 的 VIP（超高清项目）和 AIE（HyDDENN 项目）计划资助，部分由 AFOSR（拨款 FA9550-19-1-0241）资助。Bruno A. Olshausen 的工作部分由 DARPA 的 VIP（超高清项目）和 AIE（HyDDENN 项目）计划资助，部分由 AFOSR（拨款 FA9550-19-1-0241）资助，部分由英特尔的 THWAI 计划资助。Jan M. Rabaey 的工作部分由 DARPA 的 VIP（超高清项目）和 AIE（HyDDENN 项目）计划资助。 Dmitri A. Rachkovskij 的工作部分由乌克兰国家科学院资助，资助编号为 0120U000122、0121U000016、0122U002151 和 0117U002286；部分由乌克兰教育和科学部资助，资助编号为 0121U000228 和 0122U000818；部分由瑞典战略研究基金会 (SSF) 资助，资助编号为 UKR22-0024。Friedrich T. Sommer 的工作部分由英特尔的 THWAI 计划资助，部分由 NIH 资助，资助编号为 R01-EB026955，部分由 NSF 资助，资助编号为 IIS-1718991。 （通讯作者：Denis Kleyko。）Denis Kleyko 就职于美国加州大学伯克利分校红木理论神经科学中心，加利福尼亚州伯克利市 94720，同时还就职于瑞典研究机构智能系统实验室，瑞典希斯塔 16440（电子邮箱：denis.kleyko@ri.se）。
脉冲神经网络到神经形态硬件的运行时映射
摘要 神经形态架构实现生物神经元和突触，以使用脉冲神经元和生物启发学习算法来执行机器学习算法。这些架构节能，因此适用于资源和功率受限的环境中的认知信息处理，物联网 (IoT) 的传感器和边缘节点在这些环境中运行。为了将脉冲神经网络 (SNN) 映射到神经形态架构，先前的研究提出了基于设计时的解决方案，其中首先使用代表性数据离线分析 SNN，然后将其映射到硬件以优化一些目标函数，例如最小化脉冲通信或最大化资源利用率。在许多新兴应用中，机器学习模型可能会根据使用某些在线学习规则的输入而改变。在在线学习中，根据输入激励，在运行时可能会形成新连接或现有连接可能会消失。因此，可能需要将已映射的 SNN 重新映射到神经形态硬件以确保最佳性能。不幸的是，由于计算时间较长，基于设计时的方法不适合在每次学习周期后在运行时重新映射机器学习模型。在本文中，我们提出了一种设计方法，用于在运行时将基于在线学习 SNN 的应用程序的神经元和突触划分并映射到神经形态架构。我们的设计方法分为两个步骤 - 步骤 1 是一种逐层贪婪方法，将 SNN 划分为包含神经形态架构约束的神经元和突触簇；步骤 2 是一种爬山优化算法，可最大限度地减少簇之间传递的总尖峰，从而改善架构共享互连的能耗。我们进行实验，使用合成和真实的基于 SNN 的应用程序来评估我们算法的可行性。我们证明，与最先进的基于设计时的 SNN 划分方法相比，我们的算法将 SNN 映射时间平均缩短了 780 倍，而解决方案质量仅降低了 6.25%。
先进封装技术助力人工智能硬件的未来
• 混合粘合尺寸：~13 x 29 毫米（0.45x 掩模版） • 顶部的逻辑芯片可改善散热效果 • N5 XCD/CCD 堆叠在 N6 基片（IOD）上 • 垂直带宽高达 17TB/s
个人和边缘计算设备的AI硬件的安全风险
我们目前正在AI中经历关键时刻，这种趋势正在迅速扩展到各个部门，并且可能对社会，企业和政府产生巨大的影响。这一激增主要是由绩效的重大增强驱动的，几乎任何专业都可以通过合并AI技术来实现。因此，未能采用这些能力的实体可能很快发现自己处于竞争不利的位置。应对这种不断增长的需求，各种开发人员和公司正在积极将AI嵌入常用平台，例如桌面和移动操作系统（OS）。有些人甚至正在开发专门的硬件，以提高这种变革性技术的效率，以确保AI工具对更广泛的受众更容易获得和有效。
人工智能硬件的可测试性和可靠性：调查、趋势、挑战和观点
摘要 — 近年来，尽管物理设备扩展速度放缓，但计算机架构大胆而激进的创新趋势日益明显，旨在继续提高计算性能。该领域的一个新前沿是人工智能 (AI) 硬件。虽然 AI 硬件的功能性仍然是主要关注点，但在主流采用之前，需要解决这些新架构的可测试性和可靠性问题。本综述论文涵盖了 AI 硬件可靠性和可测试性解决方案的最新研究和开发，包括用于加速器和神经形态设计的人工神经网络 (ANN) 和脉冲神经网络 (SNN) 的数字或模拟实现。本文还讨论了趋势、挑战和观点。
mynd：对消费者硬件的新型BCI控制策略的无监督评估
抽象的神经生理实验室研究通常受到直接地理环境的限制，并且可以在时间上受到限制。对发现的生态有效性，可伸缩性和概括性的局限性对在Terfaces（BCIS）开发脑部计算机（BCIS）的开发构成了挑战，最终需要在任何CON文本中在消费级硬件上发挥作用。我们介绍了MYND：一个开源框架，该框架将消费级记录ING硬件与易于使用的应用程序融合在一起，以对BCI控制策略进行无关的评估。受试者是通过实验选择，硬件拟合，记录和数据上传的指导，以便自我管理多日研究，其中包括神经生理记录和在家中的问卷调查。作为用例，三十个受试者通过MYND对四通道脑电图（EEG）评估了两种BCI控制策略（“正面记忆”和“音乐图像”）。始终可以用平均地位准确度为68.5％和64.0％的神经活动。始终可以用平均地位准确度为68.5％和64.0％的神经活动。
字母算法 - 硬件的超高radix基于高吞吐量模块化倍增器
摘要本文介绍了超高辐射模块化乘数的算法 - 硬件共同设计，用于高吞吐量模块化乘法。首先，为了加快模块化乘法的速度，我们使用一种新型的分段还原方法来利用超高的radix插入模块化乘法算法，从而减少了迭代和预计的数量。然后，为了进一步改善模块化乘法的吞吐量，我们设计了高度并行的模块化乘数体系结构。最后，我们使用Xilinx virtex-7 FPGA进行了并验证模块化乘数。实验结果表明，它可以在0.56 µs中执行256位模块化乘法，吞吐量速率高达4999.7 Mbps。关键字：模块化乘法，高吞吐量，超高radix分类：集成电路（内存，逻辑，模拟，RF，传感器）
使用耦合量子点实现基于硬件的可调量子随机数生成
摘要 — 随机数在游戏和赌博、模拟、传统和量子密码学以及随机计算等非传统计算方案中是一种宝贵的商品。我们建议使用耦合量子点对上单个移动电荷的位置测量来生成随机位。量子力学通过 Born 规则提供测量结果的真正随机性。可以使用对同一双量子点 (DQD) 系统进行一系列重复测量来生成随机位串。只需调整局部状态之间的失谐，就可以根据需要消除或调整任何偏向“0”测量值或“1”测量值的偏差。设备可调性提供了多功能性，使该量子随机数生成器 (QRNG) 能够支持不需要偏差或需要可调偏差的应用。我们讨论了该 QRNG 的金属点实现以及分子实现。基本量子力学原理用于研究随机位串生成的功耗和时间考虑因素。DQD 具有较小的尺寸，在金属实现中，可用于需要低温操作的情况（如量子计算的情况）。对于室温应用，可以使用分子 DQD。
Quasar-ViT：面向硬件的视觉变换器量化感知架构搜索
视觉转换器 (ViT) 已证明其在计算机视觉任务中比卷积神经网络 (CNN) 具有更高的精度。然而，为了在资源有限的边缘设备上有效部署，ViT 模型通常需要大量计算。这项工作提出了 Quasar-ViT，一种面向硬件的量化感知 ViT 架构搜索框架，以设计用于硬件实现的高效 ViT 模型，同时保持精度。首先，Quasar-ViT 使用我们的逐行灵活混合精度量化方案、混合精度权重纠缠和超网层缩放技术来训练超网。然后，它应用一种高效的面向硬件的搜索算法，结合硬件延迟和资源建模，从不同推理延迟目标下的超网中确定一系列最佳子网。最后，我们提出了一系列 FPGA 平台上的模型自适应设计，以支持架构搜索并缩小理论计算减少和实际推理加速之间的差距。我们搜索到的模型在 AMD/Xilinx ZCU102 FPGA 上分别实现了 101.5、159.6 和 251.6 帧每秒 (FPS) 的推理速度，对于 ImageNet 数据集的 top-1 准确率分别达到 80.4%、78.6% 和 74.9%，始终优于之前的研究。
使用非易失性逻辑的边缘人工智能硬件的前景
(1) D. Evans，“物联网：互联网的下一次发展将如何改变一切”，（白皮书），https：//www。cisco.com / c / dam / global / ru_ua / assets / pdf / iot-ibsg-0411final。pdf（访问日期 2020-01-04）。(2) G.E.Moore，“将更多组件塞入集成电路”，Proc.IEEE，卷。86，号。1，页。82-85，1998 年 1 月，电子学，卷。38，号。8，页。114-117，1965 年 4 月。(3) A. Chien 和 V. Karamcheti，“摩尔定律：第一个结束和一个新的开始”，计算机，卷。46，页。48-53，2013 年 12 月。( 4 ) T. Hanyu、T. Endoh、Y. Ando、S. Ikeda、S. Fukami、H. Sato、H. Koike、Y. Ma、D. Suzuki 和 H. Ohno，“自旋转移力矩磁阻随机存取存储器 (STT-MRAM) 技术”，载于《非易失性存储器和存储技术的发展》，B. Magyari-Kope 和 Y. Nishi 编辑，页。237-281，第 7 章，Woodhead Publishing 电子和光学材料系列，第 2 版，2019 年。( 5 ) 羽生貴弘，“MTJ / MOSハイブリッド回路技术 ”，応用物理 ，vol.86，no.8，pp.662-665，2017 年 8 月。( 6 ) T. Hanyu、T. Endoh、D. Suzuki、H. Koike、Y. Ma、N. Onizawa、M. Natsui、S. Ikeda 和 H. Ohno，“使用基于 MTJ 的 VLSI 计算的待机无电源集成电路”，Proc.IEEE，vol.104，