摘要本文介绍了超高辐射模块化乘数的算法 - 硬件共同设计，用于高吞吐量模块化乘法。首先，为了加快模块化乘法的速度，我们使用一种新型的分段还原方法来利用超高的radix插入模块化乘法算法，从而减少了迭代和预计的数量。然后，为了进一步改善模块化乘法的吞吐量，我们设计了高度并行的模块化乘数体系结构。最后，我们使用Xilinx virtex-7 FPGA进行了并验证模块化乘数。实验结果表明，它可以在0.56 µs中执行256位模块化乘法，吞吐量速率高达4999.7 Mbps。关键字：模块化乘法，高吞吐量，超高radix分类：集成电路（内存，逻辑，模拟，RF，传感器）