XiaoMi-AI文件搜索系统
World File Search System设计技术
AI/ML/DL 算法及其在 VLSI 设计技术中的应用
3 助理教授，ECE 系，DSCE，班加罗尔，卡纳塔克邦 4 M.Tech。项目指导，教授兼系主任，ECE 系，DSCE，班加罗尔，卡纳塔克邦 摘要 本文简要回顾了可用于 VLSI 设计技术的 AI/ML 算法和应用。由于分析和开发可能减少由扩大工艺变异性带来的设计复杂性并缩短芯片制造周转时间的技术显然将成为纳米领域集成电路 (IC) 行业的一个问题。用于这些活动的传统方法大多是手动的，这需要时间和资源。相反，由于人工智能 (AI) 独特的学习策略，超大规模集成 (VLSI) 设计和测试可以利用各种新的自动化方法。利用自动学习算法，AI 和机器学习 (ML) 算法减少了理解和处理不同抽象级别内和跨不同抽象级别数据所需的时间和精力，从而提高了 IC 产量并加快了生产周转时间。本文研究了以前用于 VLSI 设计和生产的自动化 AI/ML 方法。本文介绍的工作是 PG (M.Tech) 学生的技术研讨会报告，这是 PG 课程第二学期每个学生必须就任何主题进行的研讨会的一部分。关键词：VLSI、设计、CMOS、芯片、晶体管 1.简介在微电子领域，CMOS 技术长期占据主导地位。在单个芯片上，制造的晶体管数量急剧增加。由于晶体管经过多代技术不断缩小尺寸，这些设备的密度和性能得到了提高，这极大地促进了微电子产业的发展。现代超大规模集成 (VLSI) 技术使得在单个芯片上实现复杂的数字系统成为可能。随着晶体管尺寸变小，半导体制造工艺的复杂性增加。随着我们越来越接近原子尺寸，简单的缩放不可避免地会走到尽头。即使这些器件很小，其性能的几个方面也会随着时间的推移而下降，例如泄漏增加、增益降低以及对制造工艺波动的敏感性增加。制造差异的急剧增加严重影响了电路的功能，导致相同尺寸的晶体管性能不一致。这会影响电路的传播延迟，其表现为随机变量，使时序收敛程序更加困难，并大大降低芯片产量。设计流程中需要采用未来技术节点的经济实惠的设计和先进的设计技术进行更精细的优化，以保持 VLSI 系统的性能趋势，以应对工艺变化增加带来的日益严峻的挑战，设计复杂性和芯片集成度。电子设计自动化 (EDA) 工具在克服设计复杂性方面的有效性
MAD：加速全同态加密的内存感知设计技术
云计算使个人和公司更容易获得大型计算和内存资源。然而，它也引发了人们对用户与远程云服务器共享的数据的隐私担忧。全同态加密 (FHE) 通过对加密数据进行计算为该问题提供了解决方案。不幸的是，所有已知的 FHE 构造都需要一个噪声项来确保安全，而且这种噪声在计算过程中会增加。要对加密数据执行无限制计算，我们需要执行一个称为引导的定期降噪步骤。此引导操作受内存限制，因为它需要几 GB 的数据。与未加密数据相比，这导致操作加密数据所需的时间增加了几个数量级。在这项工作中，我们首先对 CKKS FHE 方案中的引导操作进行了深入分析。与其他现有工作类似，我们观察到 CKKS 引导表现出较低的算术强度（<1 Op/byte）。然后，我们提出了内存感知设计 (MAD) 技术来加速 CKKS FHE 方案的引导操作。我们提出的 MAD 技术与底层计算平台无关，可以同样应用于 GPU、CPU、FPGA 和 ASIC。我们的 MAD 技术利用了几种缓存优化，可以实现最大限度的数据重用并执行操作的重新排序，以减少需要传输到/从主存储器的数据量。此外，我们的 MAD 技术包括几种算法优化，可减少数据访问模式切换的次数和昂贵的 NTT 操作。将我们的 MAD 优化应用于 FHE 可将引导算法强度提高 3 × 。对于逻辑回归 (LR) 训练，通过利用我们的 MAD 优化，现有的 GPU 设计可以在相同的片上内存大小下获得高达 3.5 × 的性能提升。类似地，现有的 ASIC 设计在 LR 训练和 ResNet-20 推理方面分别可获得高达 27 倍和 57 倍的性能提升，
高级CMOS技术节点中RRAM的传感电路设计技术
1微电器设备的关键实验室集成技术，中国科学院微型电子学研究所，中国北京100029； zhangdonglin20@mails.ucas.ac.cn（d.z.）; zhaoyulin@ime.ac.cn（y.z。）; hanzhongze20@mails.ucas.ac.cn（Z.H.）; qhu@mail.ustc.edu.cn（Q.H.）; xuanzhi@mail.ustc.edu.cn（X.L.）; hommyoun@163.com（H.Y.）; chengjh0903@foxmail.com（J.C。）; dingqingting@ime.ac.cn（q.d.）; lvhangbing@ime.ac.cn（H.L.）2中国科学学院微电子学院，中国北京100049，中国3张实验室，中国311121； pengb806@nenu.edu.cn（B.P. ）; hanyk@zhejianglab.com（y.h。 ）; jianghaijun@zhejianglab.com（H.J.） 4中国科学技术大学微电子学院，中国Hefei 230026 *通信：yangjianguo@ime.ac.ac.cn;电话。 ： +86-10-82995-5852中国科学学院微电子学院，中国北京100049，中国3张实验室，中国311121； pengb806@nenu.edu.cn（B.P.）; hanyk@zhejianglab.com（y.h。）; jianghaijun@zhejianglab.com（H.J.）4中国科学技术大学微电子学院，中国Hefei 230026 *通信：yangjianguo@ime.ac.ac.cn;电话。 ： +86-10-82995-5854中国科学技术大学微电子学院，中国Hefei 230026 *通信：yangjianguo@ime.ac.ac.cn;电话。： +86-10-82995-585
电子可靠性设计技术分析...
摘要：电子通信设备可靠性要提高，就要从产品设计源头上进行提升，一方面提高产品质量，另一方面降低研制成本，提高产品市场竞争力。文章以电子设备可靠性技术设计为研究对象，重点阐述了保证可靠性指标的设计技术、电磁兼容设计技术和软件可靠性设计技术。可靠性设计是现代电子设备可靠性保障体系的关键环节，阐述了电子设备可靠性设计的基本原则和实现方法，包括元器件的可靠性选择、电子电路的可靠性设计和印刷电路板的可靠性设计等。
Sany可再生能源目录
使用超低负载设计技术和数字自优化的迭代设计技术，风力涡轮机的负载以及重量有效地减少了。4.xmw〜6.xmw的整个系列的重量指标领先于国内竞争。模块化设计可以拆分运输和提升，这可以大大节省起重和起重机租赁的成本。
推进神经形态计算：利用大脑代码单元和基本代码单元的混合信号设计技术
摘要 —本文介绍了一种突破性的数字神经形态架构，该架构使用混合信号设计方法创新地集成了脑代码单元 (BCU) 和基本代码单元 (FCU)。利用开源数据集和材料科学的最新进展，我们的研究重点是提高神经形态系统的计算效率、准确性和适应性。我们方法的核心在于协调数字系统的精度和可扩展性与模拟处理的稳健性和能效。通过实验，我们证明了我们的系统在各种指标上的有效性。BCU 的准确度达到 88.0%，功率效率达到 20.0 GOP/s/W，而 FCU 的准确度达到 86.5%，功率效率达到 18.5 GOP/s/W。我们的混合信号设计方法显著改善了延迟和吞吐量，实现了低至 0.75 毫秒的延迟和高达 213 TOP/s 的吞吐量。这些结果牢固地确立了我们的架构在神经形态计算中的潜力，为该领域的未来发展奠定了坚实的基础。我们的研究强调了混合信号神经形态系统的可行性及其在该领域发展中的前景，特别是在需要高效率和适应性的应用中。索引术语 — 神经形态计算、混合信号设计、大脑代码单元、基本代码单元。
博士学位（全职）机构xi'an jiaotong- ...
这个博士学位项目是苏州（http://www.xjtlu.edu.cn）之间的一个合作研究项目（智能集成电路设计技术）。博士学位的学生可以在三年内获得学生的令人满意的进度。该奖项涵盖了三年的学费（目前相当于每年80,000元人民币）。此外，在苏州学院进行主要研究期间，将由智能综合电路设计技术研究所以每月5000 RMB的标准津贴为每月5000 RMB提供每月的生活津贴。项目描述：
版权所有 © 1999，作者所有。保留所有权利...
工艺改进。本研究的具体研究贡献包括：(1) 确定与开关电容电路相关的 MOS 器件可靠性问题，(2) 引入一种新的自举技术，用于在低压电源上操作 MOS 传输门，而不会显著缩短器件寿命，(3) 开发低压运算放大器设计技术。利用这些设计技术，可以实现开关电容电路所需的构建模块，从而能够在低压电源上创建采样、滤波和数据转换电路。作为演示，介绍了实验性 1.5 V、10 位、14.3MS/s、CMOS 流水线模数转换器的设计和特性。