Loading...
机构名称:
¥ 1.0

 通过 MILBUS-1553 与平台通信接口  通过 10 个内部开发的 ASIC(CRISA SECOiAs)控制和监控 >200 个锁存电流限制器作为分配模块  通过串行链路(UART)控制和监控 >40 个 DCDC 转换器  内部模拟遥测  OV 和 UV 保护  高速数据监控(HRDM)可捕获配置的最多 8 个 TM 通道数据速率直至完成 2Mbits 数据(125 Ksamples)  每个 DHS 板的 RTAX2000S @ 40 MHz  LCL 板:

多 FPGA 系统验证策略

多 FPGA 系统验证策略PDF文件第1页

多 FPGA 系统验证策略PDF文件第2页

多 FPGA 系统验证策略PDF文件第3页

多 FPGA 系统验证策略PDF文件第4页

多 FPGA 系统验证策略PDF文件第5页

相关文件推荐

2020 年
¥3.0
2022 年
¥3.0
2023 年
¥1.0
2024 年
¥2.0
2023 年
¥3.0
2023 年
¥2.0
2007 年
¥1.0
2024 年
¥1.0
2009 年
¥3.0
2009 年
¥3.0
2009 年
¥3.0
2009 年
¥3.0
2022 年
¥9.0
2024 年
¥1.0
2024 年
¥1.0
2024 年
¥1.0
2024 年
¥4.0
2024 年
¥1.0
2024 年
¥1.0
2024 年
¥1.0
2024 年
¥1.0
2024 年
¥1.0