机构名称：
¥ 1.0
1 Veena Vijayan 1来宾讲师，电气和电子工程的1台，1 NSS理工学院，潘达拉姆，喀拉拉邦，喀拉拉邦，印度摘要：随着半导体技术的进步，随着半导体技术的进步，对电子设备有效的电力消耗的需求不断提高，尤其是电子设备，尤其是移动装备，已成为最重要的。在追求低功率电路时，本研究探讨了各种技术，包括拟议的预先泄漏方法，以减轻功率损失，强调泄漏功率的关键问题，这可以占总体电力消耗的50％。该研究检查了由于VLSI电路中泄漏引起的功率耗散。列出了对泄漏减少方法的全面分析，例如堆栈技术，Lector技术，源偏置方法，堆栈Onofic方法和建议的方法。该研究采用CMOS逆变器模型，揭示了泄漏功率的显着降低50％，证明了该方法的功效。列出了和讨论的结果，包括各种电路和技术的功耗和传播时间，为将来的低功率VLSI电路设计提供了宝贵的见解。索引项 - 功率降低，VLSI，泄漏，CMO，泄漏电流，晶体管。
下一代功率解决方案：释放CMOS
主要关键词
相关文件推荐
