XiaoMi-AI文件搜索系统
World File Search System电路设计
引入了用于光子集成电路设计的新范式 - 最终
● Head Office: Canada, founded in 2006 ● Branch Offices: CBS Japan (2006) & CBS Europe (2020) ● Additionally: We provide specialized tools for opto-mechanical simulation (FRED) and optical measurement systems (opsira) to support the full optical development cycle ● Today's Presenter: Tom Davies, COO
量子内积的电路设计与高效模拟及其对近期混合量子-经典机器学习影响的实证研究
在量子计算机上可验证的较低复杂度。然而，量子电路 (QC) 的 QIP 体现仍不清楚，更不用说对 QIP 电路的 (彻底) 评估，特别是在 NISQ 时代的实际环境中，通过混合量子经典管道将 QIP 应用于 ML。在本文中，我们从头开始精心设计 QIP 电路，其复杂性与理论复杂性一致。为了使模拟在经典计算机上易于处理，特别是当它集成在基于梯度的混合 ML 管道中时，我们进一步设计了一种高效的模拟方案，直接模拟输出状态。实验表明，与之前的电路模拟器相比，该方案将模拟速度提高了 68k 倍以上。这使我们能够对典型的机器学习任务进行实证评估，从通过神经网络的监督和自监督学习到 K 均值聚类。结果表明，在量子比特足够的情况下，典型量子机制带来的计算误差一般不会对最终的数值结果产生太大影响。然而，某些任务（例如 K-Means 中的排序）可能对量子噪声更加敏感。
130nm BiCMOS带通型负群延迟恒移相微波无源集成电路设计方法
Blaise Ravelo 1，IEEE 会员，Mathieu Guerin 2，IEEE 会员，Jaroslav Frnda 3,4，IEEE 高级会员，Frank Elliot Sahoa 5，Glauco Fontgalland 6，IEEE 高级会员，Hugerles S. Silva 7,8，IEEE 会员，Samuel Ngoho 9，Fayrouz Haddad 2，IEEE 会员，以及 Wenceslas Rahajandraibe 2，IEEE 会员 1 南京信息工程大学（NUIST），电子信息工程学院，江苏南京 210044 2 艾克斯-马赛大学，CNRS，土伦大学，IM2NP UMR7334，13007 马赛，法国 3 日利纳大学交通运输与通信运营与经济学院定量方法与经济信息学系， 01026 Zilina, 斯洛伐克 4 电信系，电气工程和计算机科学学院，VSB 俄斯特拉发技术大学，70800 俄斯特拉发，捷克共和国 5 Laboratoire de Physique Nucléaire et Physique de l'Environnement (LPNPE), Université d'Antananarivo, Antananarivo 101, Madagascar 6 联邦大学Campina Grande，应用电磁和微波实验室，Campina Grande/PB，58429，巴西 7 Instituto de Telecomunicações and Departamento de Eletrónica，Telecomunicações e Informática，Universidade de Aveiro，Campus Universitário de Santiago，3810-193 Aveiro，葡萄牙 8 巴西利亚大学电气工程系(UnB)，联邦区70910-900，巴西 9 法国系统科学协会 (AFSCET)，巴黎 75013，法国
采用施密特触发器进行电路设计以提高可靠性
电子设备的尺寸正在接近原子大小，这迫使人们制定新的指导方针来应对 22 纳米以下设计的挑战。随着芯片制造深入纳米领域，工艺变异缓解和辐射硬度成为相关的可靠性要求。受工艺变异影响的集成电路可能无法满足某些性能或功率标准，从而导致参数产量损失并需要重新设计几个步骤 [1]。传统上，软错误 (SE) 是由来自太空或地面辐射的高能粒子与硅之间的相互作用引起的 [2]。然而，技术缩放引入了电荷共享现象和脉冲猝灭 [3]。此外，工艺变异会改变线性能量传输 (LET)，从而引发软错误。其后果是暂时的数据丢失，甚至在地面层面也会导致系统行为出现严重故障。
评论：模拟/射频集成电路设计、合成、布局和测试中的机器学习技术
半导体技术的快速发展大大提高了计算机的计算能力。由于这一发展以及理论方面的最新发展，机器学习 (ML) 技术在许多新应用中变得颇具吸引力。这一趋势也启发了从事集成电路 (IC) 设计和优化的研究人员。基于 ML 的设计方法在挑战/辅助传统设计方法方面具有重要意义，因为它们可以在从建模到测试的不同设计层面使用，以学习任何模拟和射频 (RF) 设备或电路的任何非线性输入输出关系；从而为他们所学的任务提供快速而准确的响应。此外，在模拟/射频电子设计自动化 (EDA) 工具中使用 ML 技术可以提高此类工具的性能。在本文中，我们总结了最近的研究，并全面回顾了用于模拟/射频电路建模、设计、综合、布局和测试的 ML 技术。
具有 SU(d) 的局部随机量子电路设计...
使用局部量子电路集合生成 k 设计（模拟 Haar 测度的伪随机分布，最高可达 k 矩）是量子信息和物理学中一个非常重要的问题。尽管人们对普通随机电路的这一问题有了广泛的了解，但对称性或守恒定律发挥作用的关键情况仍是根本性的挑战，人们对此了解甚少。在这里，我们构造了显式局部酉集合，在横向连续对称性下，在尤为重要的 SU(d) 情况下，它可以实现高阶酉 k 设计。具体来说，我们定义了由 4 局部 SU ( d ) 对称哈密顿量以及相关的 4 局部 SU ( d ) 对称随机幺正电路集合生成的卷积量子交替 (CQA) 群，并证明对于所有 k < n ( n − 3 )/ 2，它们分别形成并收敛到 SU ( d ) 对称 k 设计，其中 n 是量子位元的数量。我们用来获得结果的一项关键技术是 Okounkov-Vershik 方法的 S n 表示理论。为了研究 CQA 集合的收敛时间，我们使用杨氏正交形式和 S n 分支规则开发了一种数值方法。我们为各种重要电路架构的亚常数谱间隙和某些收敛时间尺度提供了强有力的证据，这与无对称性的情况形成对比。我们还全面解释了使用对无对称性情况有效的方法（包括 Knabe 的局部间隙阈值和 Nachtergaele 的鞅方法）严格分析收敛时间的困难和局限性。这表明，可能需要一种新方法来理解 SU (d) 对称局部随机电路的收敛时间。
AI驱动的模拟和混合信号电路设计的自动化：
随着技术向前推动和电路发展为复杂且复杂的设计，传统的手动电路设计方法将自己处于十字路口。随着引入许多挑战的尖端流程，从概念到创造的旅程变得越来越艰巨，要求大量的时间投资。为了克服这些挑战，自动化是一种关键创新，在确保精确度的同时加速了产品开发。这项研究通过研究模拟和数字电路发生器的结构并开创一种称为“正确构造”的自动合成方法来探索模拟电路设计。这种创新的方法优化了设计过程，同时从一开始就优先考虑准确性。此外，本研究还评估了模拟发生器的性能，重点是使用AUTOCKT进行准确性和电路指标。诸如自动布局生成的ALIGN和用于数字设计自动化的OpenFASOC等工具进一步提高了模拟电路设计中的效率和可访问性。这些工具的集成以及它们与开源CAD平台的兼容性，还显示出自动化的重大进步。此外，图形用户界面（GUI）的开发提供了一个用户友好的平台，可与与电路设计和仿真相关的各种功能进行交互，从而增强了总体设计工作流程。
可扩展快速光路交换的电路设计
2.1 (a) 垂直 MEMS 耦合器的 (a) 关闭状态和 (b) 开启状态示意图 - 图片取自 [14] (c) MEMS 开关单元的 SEM - 图片取自 [22] . . 7 2.2 MEMS 开关元件的代表性传递函数。 . . . . . . . . . . . . . 8 2.3 (a) 128x128 SiPh MEMS 纵横开关 (b) 4x4 CMOS 高压驱动芯片倒装芯片接合到 SiPh MEMS 芯片的 GDS 屏幕截图。 . . . . . . . . . . . . 9 2.4 (a) SuperSwitch 1 高压驱动芯片的显微照片 (b) 驱动芯片的卡通布局图。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 2.5 假设采用单个 CMOS 芯片，则激活 128 行中的 1 行的简单原理图。 . 11 2.6 假设采用 4x4 CMOS 芯片阵列，则控制 128x128 开关的原理图。 12 2.7 (a) N c = 1 时第 0 列和第 1 列的逻辑 (b) N c = 2 时第 0 列和第 1 列的逻辑。 13 2.8 (a) 带有用于调试的环回多路复用器的 SuperSwitch1 控制芯片扫描架构的最终原理图。 (b) SuperSwitch1 控制器芯片的最终参数。 . . . . . 14 2.9 (a) SuperSwitch1 高压驱动电路原理图。 (b) 所有电源及其标称值的列表。 . . . . . . ... 19 2.13 (a) HVDD = 70 V、HVSS = 65 V 时所有角的 VSS 电阻 shmoo 图。 (b) 相同图，但 HVDD = 70 V、HVSS = 66 V。 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.16 (a) 凸块 CMOS 焊盘的显微照片。(b) Au UBM 和 Au 微凸块的横截面。(c) 使用不同厚度的 UBM 在 SiPh 芯片上补偿 CMOS 焊盘高度差异的键合工艺说明。. . . . . . . . . 22
微电子技术与超大规模集成电路设计
资格：考生应至少拥有 ECE / IEE / 电气 / CSE / IT / 电子科学硕士或同等专业的 BE/B.Tech 2 年级及以上学位。录取：申请表将从加尔各答 Jadavpur 大学电子与电信工程系 IC 中心 3 楼发出，或从我们的网站 [https://jadavpuruniversity.in] 下载。填写好的申请表应于周一至周五上午 11 点至下午 5 点送达 IC 中心。课程费用：7,000 卢比（JU 学生可享受 20% 优惠）+ 18% 的 GST 以即期汇票的形式开具给“REGISTRAR, JADAVPUR UNIVERSITY”，可在加尔各答的任何国有分支机构支付。一旦缴纳，课程费用将不可退还。不提供宿舍住宿。附件：一张 PP 尺寸照片、一份 Madhyamik 准考证/出生证明的复印件、高中成绩单、学期成绩单 [需附上成绩单/证书的认证/自认证副本]
跨量子电路设计的加固学习
抽象变分量子算法（VQA）广泛用于解决嘈杂的中间尺度量子（NISQ）时代的优化问题。但是，设计与当前量子硬件的局限性兼容的有效量子电路（Ansatzes）仍然是一个重大挑战。在这项工作中，我们引入了一种加强学习（RL）代理，该学习代理自主为VQAS生成Ansatzes。RL代理在不同的图形拓扑中培训了几个优化问题，包括最大切割，最大集团和最小顶点盖。我们的结果表明，该代理能够生成有效的量子电路，其近似值比与常用的Ansatz相比有利。此外，我们确定了一个新型的Ansatzes家族，称为“连接”，特别有效地对最大切割问题有效。这些发现突出了RL技术在为量子计算中广泛应用的有效量子电路设计有效的量子电路中的潜力。