XiaoMi-AI文件搜索系统
World File Search SystemCMOS
用于优化 CMOS 单电子泵的交流信号特性
摘要 以设定的速率泵送单个电子正被广泛地用作电流标准。半导体电荷泵已在多种模式下被采用，包括单门棘轮泵、各种双门棘轮泵和双门旋转闸门泵。无论是使用一个还是两个 AC 信号进行泵送，如果能更好地了解设备上 AC 信号的属性，则可以降低错误率。在这项工作中，我们使用双门棘轮式测量操作 CMOS 单电子泵，并使用结果来表征和优化我们的两个 AC 信号。在不同频率下拟合这些数据，可以发现我们的两条 AC 线路之间的信号路径长度和衰减都存在差异。使用这些数据，我们通过在信号发生器的相位和幅度上应用偏移来校正信号路径长度和衰减的差异。将设备作为旋转闸门操作，同时使用从 2 门棘轮测量确定的优化参数，可获得更平坦、更稳健的电荷泵送平台。该方法有助于调整我们的设备以实现最佳电荷泵送，并且可能对半导体量子点社区确定设备上的信号衰减和路径差异有用。
动态偏置闩锁型CMOS比较器的设计和表征
摘要 - 数字转换器（ADC）用于从工业仪器到现代通信系统的许多应用中。ADC中存在的基本构建块是CMOS比较器，该比较器负责比较两个或多个信号。动态CMOS比较器是低功率应用程序中首选的功能效率。文献中存在许多动态CMOS比较架构。这项工作介绍了动态偏置比较器的设计和仿真结果。此比较器在180 nm的CMOS过程中设计，并由1.8V电源提供动力。在100 MHz时钟时，该比较器的功耗为每次比较10 fj。另外，蒙特卡洛（MC）模拟结果表明，该比较器的输入偏移为1.93 mV。
先进 CMOS 器件在低温下的可靠性和可变性
除了在航天工业、天文学和高精度计量 [1] 中的众所周知的应用外，在低温下运行的先进 CMOS 技术是实现大规模量子计算 [2]– [4] 和提高数据中心计算性能的下一个关键步骤之一。虽然后一种应用可能主要限于 77 K（LN2）的温度范围，但大部分集成量子比特控制系统将在液氦温度（4 K）（LNA、RF 振荡器等）下运行，甚至可以根据特定量子比特技术的功率和噪声限制在 mK 范围内运行。因此，经典 CMOS 逻辑与量子比特的紧密集成不仅有助于缓解布线限制，而且还能减少读写操作期间的信号失真。关于先进 CMOS 技术的最新出版物主要关注低温下改进的器件特性（亚阈值摆幅、导通电流、泄漏等）[5]–[7]。由于测量限制，例如低温恒温器中可用的探头数量（通常最多
AN051：ICL7660 CMOS 电压转换器的原理和应用
本应用说明介绍了一种设备，该设备最初设计用于解决在仅有正电源可用时需要负电源的特定问题。这种情况非常常见，例如，在使用动态 RAM 的系统中，三电源设备需要大约 -5V 的低电流体偏置电源。在具有大量数字逻辑（+5V）但包含使用 A/O 转换器（例如 ICL7107 或 ICL7109 和/或运算放大器和比较器）的小型模拟部分的系统中，也需要负电源电压，这些模拟部分以接地参考信号为基准。在所有这些情况下，电流要求和调节都不是很苛刻，但尽管如此，产生这样的 -5V 电源通常成本高昂且效率低下。通常，需要大量分立和集成电路元件来将公共 +5V 线转换为负极线，或向主电源、背板布线等添加额外输出。
AN051：ICL7660 CMOS 电压转换器的原理和应用
本应用说明介绍了一种设备，其最初设计用于解决在仅有正电源可用时需要负电源的特定问题。这种情况非常常见，例如，在使用动态 RAM 的系统中，三电源设备需要大约 -5V 的低电流体偏置电源。在具有大量数字逻辑（+5V）但包含使用 A/O 转换器（例如 ICL7107 或 ICL7109 和/或运算放大器和比较器）的小型模拟部分的系统中，也需要负电源电压，这些转换器以接地为参考信号运行。在所有这些情况下，电流要求和调节都不是很苛刻，但尽管如此，产生这样的 -5V 电源通常成本高昂且效率低下。通常，需要大量分立和集成电路元件将公共 +5V 线路转换为负线路，或向主电源、背板布线等添加额外的输出。
4Gb/s CMOS 全差分模拟双延迟器
4Gb/s CMOS 全差分模拟双延迟锁定环时钟/数据恢复电路 Zhiwei Mao 和 Ted H. Szymanski 光网络研究组，ECE 系麦克马斯特大学，安大略省汉密尔顿，加拿大 L8S 4K1 摘要 提出了一种 4Gb/s 功率和面积高效的时钟/数据恢复 (CDR) 电路。采用全差分设计来抑制任何共模噪声并显著降低电源/地弹。模拟双延迟锁定环 (DLL) 架构将时钟采样边沿持续对齐到输入数据眼图张开的中心。自校正功能可避免传统 DLL 的相位捕获范围限制。原型电路采用 0.18um CMOS 技术实现。 CDR 采用 0.18µm CMOS 技术，占用 200 x 320 2 um 的小面积，在 2V 电源下功耗仅为 27mW。1. 简介随着 VLSI 系统的速度性能迅速提高，近年来小型低功耗高速 I/O 接口得到了广泛的研究。延迟锁定环 (DLL) 和锁相环 (PLL) 均可用于 CDR 电路以消除时钟/数据偏差并改善整体系统时序。在有参考时钟的情况下，通常使用 DLL，因为与 PLL 相比，DLL 不会累积相位误差。此外，DLL 通常具有更简单的设计并且本质上很稳定。传统 DLL 的缺点是其有限的相位捕获范围和输入时钟抖动传播。此外，数字 DLL [1] 不可避免地存在量化误差，并且通常需要更大的面积和功耗，而模拟 DLL 设计 [2] 被指责对噪声更敏感。本文提出了一种新型 CMOS CDR 电路，该电路采用全差分结构来降低对共模噪声的敏感性，并应用模拟双 DLL 来实现连续相位对齐和稳健的数据恢复。CDR 核心电路在 4Gb/s 的数据速率下消耗面积小、功耗低。本文安排如下：第 2 节介绍 CDR 架构，第 3 节讨论在 0.18um CMOS 技术中原型实现该架构的电路设计问题，第 4 节展示原型芯片实现和仿真结果，第 5 节总结本文。
AN-926 辐射使用 CMOS 逻辑的设计注意事项
简介 当今快速变化的全球政治环境对自由世界国家的军事战略产生了重大影响。各国正在就国防和军事装备需求做出重要决定。然而，无论这些政治变化如何，使用核武器的威胁仍然是一种切实可行的可能性。只要存在先发制人打击能力，就会设计出抗辐射战略和战术系统。此外，随着越来越多的国家参与航空航天领域，抗辐射技术越来越多地集中于太空通信和探索。随着人类越来越深入太空，越来越有必要加强系统以抵御太空的天然辐射环境。设计和生产抗辐射系统需要大量时间，而且成本高昂。为了避免因辐射设计不当而过早报废，必须采取各种预防措施，确保卫星能够达到其预期使用寿命。有时卫星绕地球运行的时间超过十年，由于强调性能、可靠性和抗辐射性，卫星的成本非常高。整个系统的辐射加固是首要问题。从历史上看，对辐射敏感的空间系统一直采用各种材料进行屏蔽。但由于有效载荷磅与推力的成本比也是一个关键问题，这种方法变得不可接受。需要更好的方法，例如抗辐射 IC，来加固系统。太空中辐射暴露的严重程度与战术领域中的辐射暴露不同。虽然屏蔽空间系统非常昂贵，但在战术辐射环境中，防护却很经济，但航空电子系统、一些坦克系统和舰载设备是例外。虽然战术设备中大多数故障系统都可以轻松更换，但军事条件和要求通常要求电子系统在任何核事件中保持完全正常运行。最后，当今的商业市场需要有限的辐射防护措施。在这里，屏蔽通常是最可行和最经济的方法。
佳能全画幅 CMOS 传感器 - 数码图片
摄影师在早期的 DSLR 相机中发现，镜头放大系数、校正系数或焦距转换系数各不相同。在每台传感器小于 36 x 24mm 的 35mm 格式数码相机上，最初为 35mm 相机设计的镜头的焦距都比其原始规格更长。计算如下：APS-C 传感器约为 22 x 15mm。其对角线约为 26.6mm。APS-H 传感器（仅在佳能 EOS-1D、-1D Mark II 和 -1D Mark II N 中发现 - 稍后会详细介绍）约为 29 x 19mm，因此其对角线大约为 34.7mm。全 35mm 画幅的对角线约为 43.3mm。将 43.3 除以 26.6 可得出 APS-C 镜头转换系数 1.6 倍；将 43.3 除以 34.7 可得出 APS-H 镜头转换系数 1.3 倍。对于 APS-C，20mm、50mm 和 300mm 镜头在功能上将分别变为 32mm、80mm 和 480mm。原始镜头现在将具有 1.6 倍长镜头的视野或视角。对于 APS-H 传感器，变化不太明显：300 变为 390、50 变为 65 和 20 变为 26mm。以下是显示相对差异的图表：
场效应晶体管第 11 部分 - CMOS - Pearl HiFi
图 1 显示了 n 沟道结型场效应晶体管 (FET) 的原理图结构。如果在沟道上施加电压，使漏极相对于源极为正，如图 Ib 所示，电子会通过沟道从源极流向漏极，从而产生漏极电流。漏极电流的大小由沟道的电导率和漏极-源极电压决定。当在栅极上施加负电压时，栅极将反向偏置。栅极和沟道之间的 pn 结周围会形成耗尽层，如图 1c 所示。因此，如果漏极-源极电压为恒定值，则漏极电流会因栅极-源极电压而变化。如果栅极电压足够负，则耗尽层将延伸到整个沟道，漏极电流会变得非常小；然后沟道被称为“夹断”。因此，JFET 被称为耗尽或“常开”器件。
N 型隔离 CMOS 和 HV MOSFET 的开发
摘要 — 本文报告了一种完全集成但隔离的低压 (LV) CMOS 与高压 (HV) 横向功率 MOSFET 的设计和工艺流程，该 CMOS 位于 6 英寸 4H-SiC 基板上，用于开发 HV SiC 功率 IC。用于开发功率 IC 的外延堆栈（N + 基板上的 N - 外延/P - 外延）经过优化，以容纳和隔离 HV 器件和电路与 LV 器件和电路。本文报告的器件是在位于加利福尼亚州圣何塞的 150 毫米生产级 Analog Devices Inc. (ADI) Hillview 制造工厂制造的。本文中的 HV 横向 NMOSFET 在栅极源电压 (V gs ) 为 25V 时表现出 620V 的击穿电压 (BV) 和 9.73 mΩ⸱cm 2 的特定导通电阻 (R on,sp )。采用单栅极氧化物和欧姆工艺制造 HV NMOS 和 LV CMOS 器件和电路。实施了结隔离，以隔离高压和低压块，从而设计高压电源 IC。最后，这项工作实施了高压三金属层后端 (BEOL) 工艺，这是开发可靠和坚固的电源 IC 的必要条件。对于未来的高温应用，器件的静态性能经过表征，并报告高达 200 o C 的温度。