最佳论文和奖项 Zhipeng Li,Marvell Siddharth Joshi,圣母大学 Kaiyuan Yang,莱斯大学 教育会议 Amr Fahim,Broadcom Jacques (Chris) Rudell,华盛顿大学 论坛 Hung-Chu (Vanessa) Chen,卡内基梅隆大学 Filip Tavernier,天主教鲁汶大学 导师指导和社交活动 Constantine Sideris,南加州大学 Alan Roth,台积电外联 Tejasvi Anand,俄勒冈州立大学 Edoardo Bonizzoni,帕维亚大学 小组会议 Jie Gu,西北大学 Lukas Kull,思科系统 特别会议 Antonio Liscidini,多伦多大学 Drew Hall,加州大学圣地亚哥分校 Mark Oude Alink,特温特大学 Gregory Chen,英特尔 Shreyas Sen,普渡大学 Jerald Yoo,新加坡国立大学 赞助 Shenggao (Victor) Li,台积电 Divya Prasad,AMD
人工智能将影响我们生活的各个方面。它在半导体制造中也发挥着越来越重要的作用。今年 5 月,在比利时安特卫普举行的由 imec 主办的 ITF World 大会上,NVIDIA 总裁、首席执行官兼董事会成员黄仁勋介绍了 NVIDIA 如何与台积电、ASML、应用材料 (AMAT)、D2S、IMS Nano Fabri- cation 和新思科技等公司合作,将人工智能引入芯片制造。黄仁勋表示:“第一波人工智能专注于计算机视觉和语音识别,已经实现了超越人类的能力,并在机器人、自动驾驶汽车和制造业开辟了数万亿美元的商机。先进的芯片制造需要一千多个步骤,要生产出生物分子大小的特征。要制造具有数千万亿个特征的芯片,每个步骤都必须近乎完美才能产生任何输出。每个阶段都会执行复杂的计算科学,以计算要图案化的特征并进行缺陷检测以进行在线工艺控制。芯片制造是 NVIDIA 加速计算和 AI 的理想应用。”黄仁勋表示,D2S 和 IMS Nano Fabrication 使用电子束构建掩模写入器,以在掩模上创建光刻胶图案。“Nvidia GPU 进行图案渲染和掩模工艺校正,”他说。台积电和 KLA 使用 EUV 和 DUV 照明进行掩模检查。“NVIDIA GPU 处理经典物理建模,
除了这些核心成员外,该中心的合作伙伴还涵盖半导体制造的价值链,包括台积电、英特尔和微芯片等大型跨国半导体公司;Synopsis、西门子和 Cadence 等电子设计自动化 (EDA) 公司;以及 BAE Systems、诺斯罗普·格鲁曼和洛克希德·马丁等系统集成商。为了支持学术研究和劳动力发展活动,除了 ASU 之外,该中心的合作伙伴还包括亚利桑那大学、北亚利桑那大学、加州大学圣巴巴拉分校、密歇根大学和德克萨斯大学奥斯汀分校。
从欧洲来看,欧盟目前是全球MEMS技术最大的国家。我们有博世(德国)和意法半导体(意大利)等欧洲公司,它们是 MEMS 领域的两家绝对领先的公司。如果具体比较半导体细分领域的“IC芯片”和“MEMS芯片”,那么博世和ST就相当于英特尔和AMD,而Silex就相当于台积电(例子中它们都有自己的半导体工厂)。我们对 Silex 的愿景是长期打造“MEMS 领域的台积电”,我们相信这一愿景也应该为欧洲的半导体发展指明方向;我们希望欧洲选择投资有前景的半导体领域(例如MEMS),欧洲已经有机会在这些领域占据领先地位,而不是投资欧洲长期落后且缺乏合理赶超前景的领域。
事实上,提交制造的设计数量达到了 813 个,比 2022 年的数字高出 10% 以上。与前几年类似,这些设计中的大多数都是由全球行业领先的代工厂台积电制造的。值得注意的是,欧洲研发工厂 IHP 超越 GlobalFoundries,位居第二。此外,我们的技术组合已经扩展,现在包括 20 家代工厂的制造服务。其中两家去年加入了我们:Pragmatic 提供柔性电子 (FlexIC) 产品,UMS 提供 GaN 和 GaAs 技术。
摘要 本研究提出了一种创新技术,基于一种高效的低功耗 VLSI 方法,设计用于信号和图像处理中混频电路应用的 4 位阵列乘法器。建议的架构使用近阈值区域的绝热方法来优化传播延迟和功耗之间的权衡。乘法器是许多数字电子环境中必不可少的组件,因此诞生了许多针对特定应用定制的乘法器类型。与传统 CMOS 技术相比,该技术显著降低了动态和静态功耗。近阈值绝热逻辑 (NTAL) 使用单个时变电源实现,从而简化了时钟树管理并提高了能源效率。使用 Tanner EDA 工具和 Spectre 模拟器在 TSMC 65 nm 技术节点上对建议的设计进行仿真,以确保验证优化结果。与典型的 CMOS 方法相比,在保持相似设计参数的情况下,可变频率、电源电压和负载电容的功耗分别显著改善了约 66.6%、14.4% 和 64.6%。值得注意的是,随着频率变化,负载电容保持恒定在 C load = 10 pF 和 VDD (max) = 1.2 V;随着电源电压变化,负载电容保持恒定在 C load = 10 pF 和频率 F = 4 GHz;随着负载电容变化,频率保持在 F = 4 GHz 和电源电压 VDD (max) = 1.2 V。关键词:- 4 位阵列乘法器、绝热逻辑、低功耗 VLSI、近阈值区域、NTAL 方法、TSMC 65 nm CMOS 技术、混频器电路、信号和图像处理、能源效率、Tanner EDA、Spectre 模拟器和功耗优化。
摘要这项研究为基于有效的低功率VLSI方法设计了一种在信号和图像处理中设计的4位阵列乘数的创新技术。建议的架构使用近阈值区域的绝热方法来优化传播延迟和耗能之间的权衡。乘数是许多数字电子环境中必不可少的组成部分,导致了许多针对某些应用程序定制的乘数类型的诞生。与传统的CMOS技术相比,该技术大大降低了动态和静态功率耗散。接近阈值绝热逻辑(NTAL)是使用单个时间变化的电源实现的,这简化了时钟树的管理并提高了能源效率。使用Tanner EDA工具和幽灵模拟器在TSMC 65 nm技术节点上模拟了建议的设计,并确保验证了优化的结果。与典型的CMOS方法相比,在保持相似的设计参数的同时,可变频率,电源电压和负载电容的功率耗散大约有66.6%,14.4%和64.6%的显着提高。值得注意的是,随着频率变化,负载电容在C负载= 10 pf和vdd(max)= 1.2 V时保持恒定。随着电源电压的变化,负载电容在C负载= 10 pf时保持恒定,而频率为f = 4 GHz; and with load capacitance variation, the frequency is maintained at F = 4 GHz and the supply voltage at VDD (max) = 1.2 V. Keywords: - 4-bit array multiplier, adiabatic logic, low-power VLSI, Near Threshold Region, NTAL approach, TSMC 65 nm CMOS technology, mixer circuit, signal and image processing, energy efficiency, Tanner EDA, Spectre simulator, and功率耗散优化。
技术程序委员会 模拟电路和技术 主席:Antonio Liscidini,多伦多大学 联合主席:Edoardo Bonizzoni,帕维亚大学 委员会成员:Mark Oude Alink,特温特大学 Devrim Aksin,ADI Ping-Hsuan Hsieh,国立清华大学 Hiroki Ishikuro,庆应义塾大学 Mahdi Kashmiri,元数据转换器 主席:Seung-Tak Ryu,韩国科学技术研究院 联合主席:Lukas Kull,思科系统 委员会成员:Vanessa Chen,卡内基梅隆大学 Chia-Hung Chen,国立交通大学 Jin-Tae Kim,建国大学,韩国 Martin Kinyua,台积电 Shaolan Li,佐治亚理工学院 Qiang Li,电子科技大学 Yong Liu,博通 Zhichao Tan,浙江大学 Filip Tavernier,天主教鲁汶大学 Haiyang (Henry) Zhu,ADI 数字电路、SoC、和系统主席:Gregory Chen,英特尔公司联合主席:Saad Bin Nasir,高通委员会成员:Behnam Amelifard,高通Elnaz Ansari,谷歌Ningyuan Cao,圣母大学Jie Gu,西北大学Monodeep Kar,IBMWin-San (Vince) Khwa,台积电Bongjin Kim,加州大学圣巴巴拉分校Alicia Klinefelter,nVidiaYoonmyung Lee,成均馆大学Yingyan (Celine) Lin,佐治亚理工学院Yongpan Liu,清华大学Divya Prasad,AMDElkim Roa,格罗方德半导体Visvesh Sathe,佐治亚理工学院Shreyas Sen,普渡大学WeiWei Shan,东南大学,南京
摘要计算性能与功耗之间的平衡是计算系统中的关键限制,集成电路技术带有瓶颈。近似计算可以将准确性或误差方案的功率改善进行权衡。分裂具有很高的计算需求和延迟,是计算效率的瓶颈。我们提出了一个基于乘法性能的二次插值近似分隔线(QIAD),该分裂具有较高的统计性能。在TSMC 65NM过程中模拟和合成该设计,并根据图像颜色量化进行了测试,显示了使用诸如PSNR,MSE和SSIM等评估指标的最佳量化效果。关键词:近似计算,分隔线,硬件设计。分类:集成电路(逻辑)
EdgeCortix SAKURA-I 是台积电 (TSMC) 的 12nm FinFET 协处理器(加速器),为边缘人工智能 (AI) 推理提供一流的计算效率和延迟。它由每秒 40 万亿次操作 (TOPS) 的单核动态神经加速器® (DNA) 知识产权 (IP) 提供支持,这是 EdgeCortix 的专有神经处理引擎,具有内置运行时可重构数据路径,将所有计算引擎连接在一起。DNA 使新的 SAKURA-I AI 协处理器能够以超低延迟同时运行多个深度神经网络模型,同时保持出色的 TOPS 利用率。这一独特属性是提高片上系统的处理速度、能源效率和寿命的关键,可提供卓越的总体拥有成本优势。DNA IP 专门针对流式传输和高分辨率数据推理进行了优化。