XiaoMi-AI文件搜索系统
World File Search SystemTSMC
气候与自然报告
世界经济论坛（WEF）每年发布的全球风险报告一直将气候变化和相关问题列为最严重的风险之一。在2024年全球风险报告中，极端天气，对地球系统的关键变化，生物多样性损失和生态系统崩溃以及自然资源短缺代表了我们未来十年中可能面临的十种最严重的风险中的四个，阐明了气候变化对全球可持续发展发展的严重威胁。面临气候变化对操作的影响以及任何结果的疾病，粮食安全，自然灾害以及经济和生态保护问题，TSMC已制定了ESG政策，气候变化声明和环境政策，作为计划和适应各种气候变化和适应潜在风险风险风险的指导。在2023年，该公司进一步发表了《生物多样性声明》，并采用六种主要策略作为指导原则，以积极地最大程度地降低其运营和价值链对环境的影响。
产品 /过程更改通知1。PCN... < / div>
1.2结论所有可靠性测试均已完成，并取得了积极的结果。在最终电测试中均未检测到功能性和参数拒绝。According to good reliability tests results in line with validated product mission profile and reliability strategy, the qualification is granted for all Finished Goods diffused in TSMC SSMC 8'' (0.18 μ m EMBEDDED FLASH) – for the die F422CCC1, F440CCC2, F444CCC2, F448CCC2, F445CCC1, F442CC1 & F438CCC1 and assembled in the following packages: LQFP48 7x7 ASEKH, LQFP48 7x7 ST Muar, LQFP64 10x10 JSCC, UQFN48 7x7 JSCC, UFBGA64 5x5 ATP3, LQFP100 14x14 ATP1, LQFP100 14x14 ST Muar, WLCSP STATS奇帕克新加坡，UFQFPN28 4x4 Col JSCC，TSSOP20 ST深圳和LQFP48 7x7 JSCC。有关可靠性测试结果，请参阅第2.0节。
麦克风、微型扬声器和音频处理
瑞声科技、AKM、络达、阿里巴巴、晶晨科技、Ambiq Micro、AMS AG、Analog Devices、苹果、日月光、Audience、Audiopixels、艾为电子、BES Technic、Bluetrum、博通、博世传感器技术、BSE、CEVA、Cirrus Logic、赛普拉斯、Diodes Incorporated、DSP Group、EPiCMEMS、Gettop、歌尔微、歌尔股份、谷歌、Harman、海思、Hosiden、HTC、华为、英飞凌、英特尔、InvenSense、捷力科技、楼氏电子、美信集成、联发科、MEMSensing、Merus Audio、Merry Electronics、微软、摩托罗拉、NeoMEMS、NJRC、诺基亚、恩智浦、欧姆龙、Oppo、Partron、高通、瑞昱、立锜科技、罗姆半导体、三星、SensiBel、Silicon Mitus、索尼、Sonic Edge、Sonion、意法半导体、Synaptics、TDK-Invensense、德州仪器、台积电、UniSoc、USound、Vesper、XFab、小米、xMEMS、xMOS、雅马哈、Zilltek 等
普渡大学半导体系
2023 年，普渡大学宣布在半导体劳动力和创新领域建立四个志同道合的全球合作伙伴关系。普渡大学签署协议，成为印度政府的旗舰学术合作伙伴，使普渡大学成为印度半导体任务 (ISM) 的重要合作伙伴。正如 2023 年 5 月在日本举行的 G7 会议上宣布的那样，普渡大学主办了 UPWARDS 劳动力进步和半导体研发网络的首次会议，该网络由美光和东京电子牵头，11 所美国和日本大学与美国国家科学基金会建立了合作伙伴关系。6 月 19 日，普渡大学和台积电在安全微电子生态系统中心续签了合作伙伴关系。2023 年 12 月，普渡大学和比利时技术创新组织 imec 在普渡大学校园的创新与合作融合中心庆祝研发中心盛大开业。imec 在普渡大学的存在将有助于促进半导体技术的突破性进步。
普渡大学半导体系
2023 年，普渡大学宣布在半导体劳动力和创新领域建立四个志同道合的全球合作伙伴关系。普渡大学签署协议，成为印度政府的旗舰学术合作伙伴，使普渡大学成为印度半导体任务 (ISM) 的重要合作伙伴。正如 2023 年 5 月在日本举行的 G7 会议上宣布的那样，普渡大学主办了 UPWARDS 劳动力进步和半导体研发网络的首次会议，该网络由美光和东京电子牵头，11 所美国和日本大学与美国国家科学基金会建立了合作伙伴关系。6 月 19 日，普渡大学和台积电在安全微电子生态系统中心续签了合作伙伴关系。2023 年 12 月，普渡大学和比利时技术创新组织 imec 在普渡大学校园的创新与合作融合中心庆祝研发中心盛大开业。imec 在普渡大学的存在将有助于促进半导体技术的突破性进步。
下一代微电子的先进计量技术
2024 年 5 月 28 日上午 10:30 至中午 12:00，在科罗拉多州丹佛市举办了“下一代微电子计量技术发展中的挑战和机遇”特别会议，作为 2024 年 IEEE 第 74 届电子元件和技术会议的一部分。会议由 NIST 的 Ran Tao 和宾汉姆顿大学的 Benson Chan 共同主持，TechSearch International 的 Jan Vardaman 主持了小组讨论。五位杰出演讲者，CHIPS for America 的 Paul Hale、英特尔公司的 Gaurang Choksi、台积电的 Zhihua Zou、ASE 集团的 CP Hung 和 KLA 公司的 Chet Lenox，分享了他们对当今半导体行业在供应链各个环节面临的计量挑战和机遇的看法和见解。会议以每位小组成员的单独演讲开始，随后是主持小组讨论和互动问答环节。
2.5D/3D 封装和异构集成的技术趋势 Masaya Kawano 新加坡 A*STAR 微电子研究所，kawanom@ime.a-st
除了使用有机基板封装外，为了克服尺寸限制，人们还提出了新的封装技术并将其应用于半导体产品。晶圆级封装 (WLP) 和扇出型晶圆级封装 (FOWLP) 的开发是为了通过采用晶圆工艺而不是基于层压的工艺来进一步缩小封装尺寸。对于亚微米互连，还提出了通过 Si 中介层 (TSI) 进行互连，并用于高密度 2.5D/3D 封装，其中 Cu BEOL 互连可用作再分布层 (RDL)。热压键合 (TCB) 目前用于 2.5D/3D 组装，然而，混合键合将是进一步缩小芯片连接尺寸的关键推动因素，这将在后面讨论。英飞凌于 2006 年提出了一种称为嵌入式晶圆级球栅阵列 (eWLB) 的 FOWLP [1]，该技术于 2009 年转让给 STATS ChipPAC 进行批量生产。台积电开发了另一种类型的 FOWLP，称为
Weebit Nano
ReRAM 在新兴 NVM 中占据领先地位 在之前的研究报告（可在此处查阅）中，我们讨论了 ReRAM 如何优于现有的闪存技术以及其他竞争的新兴非易失性存储器 (NVM) 技术，这些技术正在争夺闪存的份额。电子设备需要一种能够在越来越小的工艺尺寸下提供卓越性能的技术，同时将增量成本降至最低，而 WBT 的 ReRAM 恰恰具备这种优势。去年，台积电宣布将使用 ReRAM，这进一步凸显了 ReRAM 的重要性，人们猜测 ReRAM 正用于当今的电子设备，包括 Apple 的最新款 iPhone。台积电的竞争对手（如 UMC 和 GlobalFoundries）几乎没有可行的 ReRAM 替代品，但似乎没有哪一种是可供其他代工厂和 IDM 使用的独立产品。开发路线图是一个三级火箭 WBT 的 ReRAM 技术的初始应用将用于嵌入式存储器，其中 SoC（片上系统）需要板载 NVM。嵌入式 ReRAM 目前正在通过 SkyWater 进行商业化，并且还应通过与一级代工厂的许可协议进行扩展。第二阶段是分立（或独立）ReRAM，即独立内存芯片。WBT 正在研究两种变体；带有和不带有高级选择器的变体。较大阵列中的 ReRAM 需要高级选择器，而较小容量的 ReRAM 芯片可以使用现有的简单晶体管作为选择器进行管理。我们预计分立 ReRAM 芯片将在未来几年内上市，首先从较小容量的芯片开始。第三阶段是将 ReRAM 应用于神经形态处理，例如使用脉冲神经网络，但这是公司的一个长期项目。估值为每股 9.56 澳元我们之前对 WBT 的估值为 6.10 澳元，现已达到并超过该估值。考虑到该公司在 2023 年迄今取得的进展以及 2023 年剩余时间和 2024 年的预期新闻流，我们认为 WBT 与 eMemory 等同行的估值差距可能会在未来 12 个月内缩小。基于此，我们认为 WBT 的估值应为每股 9.56 澳元，这意味着比当前股价有 43% 的上涨空间。请参阅第 16 页的主要投资风险。
在65 nm技术中，用于精确时钟的新型辐射耐力低功率循环IP块
摘要：如今，现代粒子物理实验的前端电子设备需要非常精确的时钟信号，以供读取链中的不同元素。时钟分配系统，模拟和数字转换器的时间，千兆串行链路是需要抖动非常低的时钟信号的组件的示例。拟议的项目旨在开发新的辐射耐受性相锁环（PLL）IP块，用于抖动低于10 ps的时钟信号生成，或者在PLL控制中添加数字路径的情况下更好。该块将在现代TSMC 65 nm技术中开发，以允许其在EIC项目中考虑的未来读数ASIC中，尤其是在我们团体目前正在开发的SALSA MPGD读数芯片中。PLL也可以是具有相调整功能的低功率独立时钟扇出ASIC的基础，这对于特定的EIC前端应用可能需要。该项目将涵盖IP块的仿真和设计及其原型制作和验证。
pvtsizing：基于涡轮-RL的批处理抽样优化框架，用于PVT-ROBUST模拟电路合成
摘要 - 随着CMOS技术的发展和电路的复杂性的增长，对模拟/混合信号设计自动化工具的需求正在迅速增加。尽管已经开发了一些工具来应对这一挑战，但是较少考虑了过程，电压和温度（PVT）变化引起的性能降低。本文介绍了PVTsizing，这是PVT-强大模拟电路合成的优化框架。pvtsizing采用信任区域贝叶斯优化（Turbo），用于高质量的初始数据集和参考点。多任务加固学习（RL）用于PVT操作。涡轮和RL均对批量友好，可以并行对设计解决方案进行采样。同时，提出了提高批评的修剪和缩放目标指标，以提高样本效率并降低运行时。此外，该框架自然支持随机不匹配而尺寸。在4个现实世界电路上，带有TSMC 28/180NM工艺，PvtSizing实现1。9× - 8。8×样品效率和1。6× - 9。8×时间效率的提高。索引术语 - Bayesian优化，增强学习，PVT变化，模拟电路合成