XiaoMi-AI文件搜索系统
World File Search SystemWafer
具有多个切割晶圆的六面模塑面板级芯片级封装
摘要 本研究介绍了 6 面模塑面板级芯片级封装 (PLCSP) 的设计、材料、工艺、组装和可靠性。重点介绍了在带有多个器件晶圆的大型临时面板上制造 PLCSP 的 RDL（重新分布层）。由于所有印刷电路板 (PCB) 面板都是矩形，因此一些器件晶圆被切成两块或更多块，以便充分利用面板。因此，产量非常高。由于所有工艺/设备都是 PCB 工艺/设备（不是半导体工艺/设备），因此这是一个非常低成本的工艺。制造 RDL 后，将晶圆从 PCB 面板上剥离。然后进行焊球安装，并从带有 RDL 的原始器件晶圆制造 6 面模塑 PLCSP。介绍了 PLCSP 的跌落测试和结果（包括故障分析）。 6 面模塑 PLCSP PCB 组件的热循环由非线性温度和时间相关有限元模拟执行。关键词 扇入封装、再分布层、6 面模塑面板级芯片级封装、切割晶圆和跌落测试。
六面模制面板级芯片尺度包装，带有多个切丁的晶片
摘要 - 在这项研究中，提出了六边模制面板级芯片尺度套件（PLCSP）的设计，材料，过程，组装和可靠性。重点放在PLCSP的重新分布层（RDL）上的制造，并在具有多个设备晶圆的大型临时面板上。因为所有打印的电路板（PCB）面板均处于矩形形状，因此某些设备的晶片将其切成两个或更多件，以便将面板充分利用。因此，它是非常高的吞吐量。因为所有过程/设备都是PCB流程/设备（而不是半导体过程/设备），所以这是一个非常低成本的过程。在RDL的工厂后，PCB面板中的晶片被脱落。随后是焊球安装并制造了带有RDL的原始设备晶片的六边模制PLCSP。介绍了滴测试和包括PLCSP的失败分析的结果。通过非线性温度和时间依赖的有限元模拟进行六面模制PLCSP PCB组件的热循环。
晶圆退火工艺扩散炉的传热分析
半导体制造工艺中的扩散炉用于在硅片表面生长氧化物或将掺杂剂扩散到半导体晶片中。在此过程中，硅片在炉中被加热到通常在 973K 至 1523K 之间的温度。在本研究中，采用二维轴对称模型来模拟在 1123K 温度下运行的垂直炉。对工艺管中含有 175 个直径为 200mm 的硅片的基准情况的轮廓温度分布的模拟结果与实验数据非常吻合。从加热温度为 1123 K 的炉子中获得的实验数据被用作此数值评估的基准。还表明可以对堆叠晶片的本体区域施加均匀加热。在本研究中，探讨了加热器温度和工艺管中排列的晶片之间的间隙对工艺管中温度场的影响。从模拟中可以看出，值得强调的是，堆叠晶片本体区域的温度分布与加热器温度一致。此外，研究发现，在舟皿中对较少数量的晶圆（具有较大的晶圆间隙）进行退火工艺可能不会显著影响炉内的加热性能。关键词：立式炉；石英管；辐射；加热器；绝缘；峰值温度；温度分布版权所有 © 2020 PENERBIT AKADEMIA BARU - 保留所有权利
200 毫米 Ultrapak® 晶圆运输盒，采用 Wafershield™ 材料
Entegris ® 、Entegris Rings Design ® 和其他产品名称是 Entegris, Inc. 的商标，如 entegris.com/trademarks 所列。所有第三方产品名称、徽标和公司名称均为其各自所有者的商标或注册商标。使用它们并不表示商标所有者与它们有任何关联、赞助或认可。
晶圆级芯片封装中早期焊球偶尔脱离对后续微结构演变和焊点疲劳的影响
摘要 — 电子产品的不断小型化与工业和汽车电子产品的严格可靠性要求相结合，是新兴封装技术面临的一大挑战。一方面是增加对环境载荷下损坏的了解。因此，在温度循环测试之后，对组装在印刷电路板 (PCB) 上的晶圆级芯片级封装的焊点进行了分析。在所研究的封装中，有限数量的接头没有与 PCB 铜垫形成适当的机械连接。虽然这并非有意为之，但这些情况会导致这些接头在最初几个热循环内脱落。然而，这种状况提供了一个独特的机会来比较热机械载荷（连接接头）和纯热载荷（脱落接头）后的焊点微观结构，它们直接位于彼此相邻的位置。结果表明，微结构老化效应可以直接与接头中载荷增加的区域联系起来。对于分离的焊点来说尤其如此，它们几乎可以保留其初始微观结构，直到受到热分布高温部分的影响。通过有限元模拟，如果孤立的焊球从板上脱落，可以进一步量化相邻焊点增加的负载。在介绍的一个案例中，角焊点的寿命仅减少了 85%。
采用面对面晶圆键合技术的三维堆叠高性能商用微处理器的热分析
摘要 — 3D 集成技术在半导体行业得到广泛应用，以抵消二维扩展的局限性和减速。高密度 3D 集成技术（例如间距小于 10 µ m 的面对面晶圆键合）可以实现使用所有 3 个维度设计 SoC 的新方法，例如将微处理器设计折叠到多个 3D 层上。但是，由于功率密度的普遍增加，重叠的热点在这种 3D 堆叠设计中可能是一个挑战。在这项工作中，我们对基于 7nm 工艺技术的先进、高性能、乱序微处理器的签核质量物理设计实现进行了彻底的热模拟研究。微处理器的物理设计被分区并以 2 层 3D 堆叠配置实现，其中逻辑块和内存实例位于不同的层（逻辑位于内存上的 3D）。热仿真模型已校准到采用相同 7nm 工艺技术制造的高性能、基于 CPU 的 2D SoC 芯片的温度测量数据。模拟并比较了不同工作负载条件下不同 3D 配置的热分布。我们发现，在不考虑热影响的情况下以 3D 方式堆叠微处理器设计会导致在最坏情况下的功率指示性工作负载下，最高芯片温度比 2D 芯片高出 12°C。这种温度升高会减少在需要节流之前运行高功率工作负载的时间。但是，逻辑在内存上分区的 3D CPU 实现可以将这种温度升高降低一半，这使得 3D 设计的温度仅比 2D 基线高 6°C。我们得出结论，使用热感知设计分区和改进的冷却技术可以克服与 3D 堆叠相关的热挑战。索引术语 —3D 堆叠、面对面、热
