XiaoMi-AI文件搜索系统
World File Search System设计空间
研究在线学习者中人工智能介导的社交匹配的设计空间
摘要 近年来，在线教育的需求不断增长。然而，在线学习者经常会遭遇社交孤立，这会对他们的学习体验和学习结果产生负面影响。在本章中，我们研究社交匹配系统的设计空间，以帮助促进在线学习者之间的社交联系。具体来说，我们试图回答三个核心设计问题：（1）应该收集哪些数据？（2）如何设计技术来支持学生之间的互动？（3）学生对人工智能介导的社交匹配的伦理问题有何担忧？我们首先通过现有文献探讨人工智能介导的社交互动的可行性、设计和关注点。然后，我们介绍我们正在进行的关于在在线学习环境中设计和使用人工智能对话代理作为社交匹配系统的工作。最后，我们概述了在线学习中以人为本的社交匹配系统设计研究的未来方向。
探索EV充电站的计划和操作设计空间
电动汽车遭受了较长的充电时间和短驱动范围，将EV的用法限制在日常的短期通勤而不是一般的范围内使用。在用于电动汽车充电基础架构的候选人中，公共电动汽车充电站体系结构的好处是，它可以有效地投资昂贵的设备，以及带有多个充电周期的远程旅行。本文着重于包括PV面板，储能系统（ESS）和多个快速DC充电柱的EC充电站体系结构。系统地得出最佳计划，即确定这些组件的最佳尺寸，这是一个复杂的问题，因为EV充电站操作和计划是交织在一起的。在本文中，我们通过制定平均奖励马尔可夫决策过程（MDP）最大化问题来得出EV充电站的运营政策，以合成最大化运营收入的控制器。然后，出于电动汽车充电站计划的目的，这些控制器用于评估运营收入。为了有效探索设计空间，我们执行了一种基于搜索的技术，将顺序二次编程（SQP）与贪婪算法结合在一起。当ESS和PV面板的成本在将来继续降低时，长期运营成本将有显着的收益。我们的解决方案框架是一种有用的工具，可以确定公共电动汽车充电站的最佳计划和操作策略。
基于芯片组装的处理器的设计空间探索
摘要 — 2.5 维集成技术的最新进展使芯片组装成为一种可行的系统设计方法。芯片组装正在成为一种新的异构设计范式，它具有更低的成本、更少的设计工作量和更少的周转时间，并能够实现硬件的低成本定制。然而，这种方法的成功取决于确定一个能带来这些好处的最小芯片集。我们开发了第一个基于芯片组装的处理器的微架构设计空间探索框架，使我们能够确定要设计和制造的最小芯片集。由于芯片组装使异构技术和具有成本效益的应用相关定制成为可能，我们展示了使用由多个芯片构建的多个系统来服务不同工作负载的好处（与单个最佳系统相比，能量延迟积提高了 35%），以及芯片组装方法在总成本方面优于片上系统 (SoC) 方法（成本提高了 72%），同时满足了单个应用程序的能量和性能约束。索引词——2.5-D集成、芯片组装、微架构设计空间探索（DSE）、多芯片优化。
层间工艺变化感知单片 3-D NoC 设计空间探索
摘要 — 单片 3-D (M3D) 技术通过按顺序将各层堆叠在一起，实现了高密度集成、性能和能源效率。基于 M3D 的片上网络 (NoC) 架构可以通过对路由器内阶段采用层分区来利用这些优势。然而，由于与温度相关的问题，传统的制造方法不适用于支持 M3D 的设计。这需要较低的温度和温度弹性技术来制造 M3D，导致顶层晶体管和底层互连的性能较差。由此产生的层间工艺变化导致支持 M3D 的 NoC 性能下降。在本文中，我们证明，在不考虑层间工艺变化的情况下，支持 M3D 的 NoC 架构在一组 SPLASH-2 和 PARSEC 基准测试中平均高估了能量延迟积 (EDP) 50.8%。作为应对措施，我们采用了一种工艺变化感知设计方法。所提出的设计和优化方法将路由器内部阶段和路由器间链接分布在各层之间，以减轻工艺变化的不利影响。实验结果表明，与工艺无关的设计相比，所考虑的 NoC 架构在所有基准测试中平均将 EDP 提高了 27.4%。
VRSketchIn：探索虚拟现实中 3D 素描的笔和平板电脑交互设计空间
摘要 虚拟现实 (VR) 中的素描可增强对 3D 体积的感知和理解，但目前是一项具有挑战性的任务，因为空间输入设备（例如跟踪控制器）不提供任何用于空中交互的支架或约束。我们介绍了 VRSketchIn，这是一款 VR 素描应用程序，使用 6DoF 跟踪笔和 6DoF 跟踪平板电脑作为输入设备，将不受约束的 3D 空中与受约束的 2D 基于表面的素描相结合。为了探索这种 2D（平板电脑上的笔）和 3D 输入（6DoF 笔）组合产生的可能性，我们提出了一组设计维度并定义了 VR 中 2D 和 3D 素描交互隐喻的设计空间。我们对设计空间内的现有技术进行分类，并在我们的原型中实现了笔和平板电脑素描的隐喻子集。为了更深入地了解哪些特定的
软件定义设计空间探索，实现高效...
摘要 — 深度神经网络 (DNN) 已被证明在图像识别、物体检测、机器人技术和自然语言处理等广泛应用中均优于传统机器学习算法。然而，DNN 的高计算复杂度通常需要极其快速和高效的硬件。随着神经网络规模呈指数级增长，问题变得更加严重。因此，已经开发了定制的硬件加速器来加速 DNN 处理而不牺牲模型准确性。然而，以前的加速器设计研究没有充分考虑目标应用程序的特点，这可能导致架构设计次优。另一方面，已经开发了新的 DNN 模型以提高准确性，但它们与底层硬件加速器的兼容性往往被忽视。在本文中，我们提出了一个应用驱动的框架，用于探索 DNN 加速器的架构设计空间。该框架基于单个 DNN 操作的硬件分析模型。它将加速器设计任务建模为一个多维优化问题。我们证明它可以有效地用于应用驱动的加速器架构设计：我们使用该框架优化八个代表性 DNN 的加速器配置，并选择具有最高几何平均性能的配置。相对于仅针对每个 DNN 优化的架构配置，所选 DNN 配置的几何平均性能改进范围为 12.0% 至 117.9%。给定一个目标 DNN，该框架可以生成具有优化性能和面积的高效加速器设计解决方案。此外，我们探索了在同时使用多种 DNN 应用的情况下使用该框架进行加速器配置优化的机会。该框架还能够改进神经网络模型，以最适合底层硬件资源。我们证明它可用于分析目标 DNN 的操作与相应加速器配置之间的关系，在此基础上可以调整 DNN 以在给定加速器上获得更好的处理效率，而不会牺牲准确性。
软件架构设计空间的建模与模拟
2.1. 软件架构. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 2.3. OODB 工具包和可扩展 OODB.................... ... ................. ...