XiaoMi-AI文件搜索系统
World File Search System集成电路
高级模拟集成电路设计
（如面向本科生开放，请注明区分内容。 If the course is open to undergraduates, please indicate the difference. ） 本课程主要讲授高级模拟集成电路设计的重要概念、基本模块与系统的分析与设计，具体内容包括晶 体管模型、噪声分析、模拟版图、运算放大器、偏置和带隙基准参考电路、连续与离散模拟滤波器、 模数转换器和数模转换器。学生将学习现代模拟集成电路中的重要概念，培养初步的分析和设计能 力，了解基本模块和系统的分析方法和设计流程。 This course provides a comprehensive introduction to various aspects of advanced analog integrated circuits design, including transistor models, noise analysis, analog layout, feedback, stability, operational amplifiers, and bias and bandgap voltage reference circuits. Specific topics will include analog filtering (continuous-time and discrete-time), analog-to-digital converters, and digital-to-analog converters. Students will learn to understand the concepts in modern analog integrated circuits, cultivate preliminary analysis and design capabilities, understand the analysis method and design process of the basic modules.
表面等离子体共振 (SPR) 光谱和光子集成电路 (PIC) 生物传感器：比较综述
摘要：无标记直接光学生物传感器（如表面等离子体共振 (SPR) 光谱）已成为集中实验室生化分析的黄金标准。基于光子集成电路 (PIC) 的生物传感器基于相同的物理传感机制：衰减场传感。如果能够克服从研究实验室转移到工业应用的挑战，基于 PIC 的生物传感器可以在医疗保健中发挥重要作用，尤其是对于即时诊断。研究正处于这一门槛，这为卫生和环境领域的创新现场分析提供了巨大的机会。通过将创新的 PIC 技术与成熟的 SPR 光谱进行比较，可以更深入地了解它。在本文中，我们简要介绍了这两种技术，并揭示了它们的异同。此外，我们回顾了一些最新进展，并从表面功能化和传感器性能方面比较了这两种技术。
二维集成电路透视图 - IuE
虽然已经证明了硅具有更高迁移率的材料，包括锗和各种 III-V 材料，但它们最多只在少数小众市场得到成功应用和商业化。硅技术取得巨大成功的原因是多方面的，例如硅的天然氧化物 (SiO 2 )、极其成熟和精细的加工能力，以及 n 型和 p 型金属氧化物半导体 (MOS) 晶体管的存在，这使得高效互补 MOS (CMOS) 逻辑成为可能。随着尺寸的进一步缩小，人们付出了巨大的努力来改进制造方法，以使硅场效应晶体管 (FET) 的性能稳步提高。目前，硅晶体管的技术节点处于 10 纳米以下范围。然而，在如此小的器件中，短沟道效应 (SCE)、增加的可变性和可靠性问题 [1]，以及 3 纳米以下通道的通道载流子迁移率降低 [2] 都对硅技术的继续使用构成了严峻挑战。为了克服由硅制成的超薄器件的缺点，近十年来，对晶体管结构替代材料系统的研究不断加强。所谓的 2D 材料已被证明对后硅技术特别有利，并有可能为上述硅技术的局限性提供解决方案。[3,4]
用于 COVID-19 严重程度监测的表面等离子体共振成像 (SPRi) 和光子集成电路 (PIC)
摘要：直接光学检测方法，例如表面等离子体共振成像 (SPRi) 和基于光子集成电路 (PIC) 的生物传感器，可实时快速无标记检测 COVID-19 抗体。每种技术，即 SPRi 和 PIC，在吞吐量、小型化、多路复用、系统集成和具有成本效益的大规模生产方面都有优点和缺点。然而，这两种技术在传感机制方面有相似之处，都可以用作护理点或护理点附近的高含量诊断，其中分析物不仅被量化，而且被全面表征。这很重要，因为最近的结果表明，不仅三种同型 IgM、IgG 和 IgA 的抗体浓度，而且结合强度（亲和力）都可以指示潜在的 COVID-19 严重程度。具有高滴度低亲和力抗体的 COVID-19 患者与疾病严重程度有关。从这个角度来看，我们提供了一些见解，说明如何有效结合 SPR 和 PIC 技术并相互补充，以全面监测 COVID-19 严重程度。这为立即做出治疗决定开辟了一条途径，使患者在感染的早期阶段得到治疗，从而大大降低病情发展为严重阶段的风险。
集成电路先进封装与系统集成关键技术研发与产业化
国家高级包装公司有限公司（NCAP）成立于2012年，其技术成就作为资本贡献。NCAP被批准为2020年的国家综合电路特殊过程与包装与测试中心。团队开发的关键技术已应用于设计和包装领域的行业领先巨头企业。最近三年，IMECAS和Invubation Enterprises通过高级包装和系统集成获得了3.99亿元的总销售收入。到2020年底，它已驱动了相关的国内包装和企业，通过转移关键技术和IPS的转移，并间接驱动了国内综合电路设备和材料企业，以实现近20亿元的元素销售收入。
射频集成电路 1 - UF ECE
第一周：RFIC 和通信电子简介，（RF 微电子学书籍和高频集成电路书籍的第 2 章） 第二周：器件建模（MOS 和 BJT RF 器件模型、晶体管操作、晶体管截止频率），（高频集成电路书籍的第 4 章） 第三周：器件建模、无源元件（电感器、电容、电阻性能和 RF 模型，（高频集成电路书籍的第 4 章和 RF 微电子学书籍的第 7 章） 其他一些参考文献： “MOS 晶体管的操作和建模”Yannis Tsividis、Mc-Graw Hill “用于 RFIC 设计的 MOS 晶体管建模”，Enz 等，IEEE Transaction on Solid- State Circuits，第 35 卷，2000 年 第 4 周：匹配网络的阻抗匹配和品质因数， 第五周：放大器的匹配网络、L 匹配、Pi 匹配、分布式放大器、反馈网络第六周 低噪声放大器（LNA）设计，（《射频微电子学》一书的第 5 章和《高频集成电路》一书的第 7 章） 第 7 周：带 CS、CG 级、具有电感衰减的 LNA，（《射频微电子学》一书的第 5 章和《高频集成电路》一书的第 7 章） 第 8 周：电路噪声分析（热噪声/闪烁噪声）噪声系数 第 9 周：线性和非线性（IM3- IM2）1dB 压缩、互调失真、截取点、交叉调制。期中考试 I 第 10 周：混频器和频率转换（混频器噪声）、无源转换、有源转换、I/Q 调制 PPF，（《高频集成电路》一书的第 9 章、《射频微电子学》一书的第 6 章） 第 11 周：不同的发射器/接收器架构。外差、同差、镜像抑制比 第 12 周：VCO 和振荡器：VCO 基础和基本原理、振荡器的反馈视图、交叉耦合振荡器（《高频集成电路》一书第 10 章、《射频微电子学》一书第 8 章）。 第 13 周：具有宽调谐范围和变容二极管 Q 值限制的压控振荡器、相位噪声概念和分析、低噪声 VCO 拓扑（《高频集成电路》一书第 10 章、《射频微电子学》一书第 8 章） 期中考试 II 第 14 周：用于 SNR、BER、EVM 和不同调制的收发器架构（《高频集成电路》一书第 10 章、《射频微电子学》一书第 8 章） 第 15 周：具有不同通信调制/解调的收发器架构和设计示例、注意事项/讲座 29 30 /发射机和接收机的一般考虑
用于单片三维集成的高性能原子层沉积氧化铟三维晶体管和集成电路
摘要—本文报告了通过与后端工艺 (BEOL) 兼容的原子层沉积 (ALD) 工艺在鳍片结构和集成电路上涂覆 In 2 O 3 3-D 晶体管的实验演示。通过沟道厚度工程和后沉积退火，实现了具有 113 cm 2 /V · s 高迁移率和 2.5 mA/µ m 高最大漏极电流 (ID) 的高性能平面背栅 In 2 O 3 晶体管。演示了基于 ALD In 2 O 3 的高性能零 V GS 负载反相器，其最大电压增益为 38 V/V，最小电源电压 (V DD ) 低至 0.5 V。还演示了通过栅极绝缘体和沟道半导体的低温 ALD 制备的顶栅氧化铟 (In 2 O 3 ) 晶体管，其 ID 为 570 µ A/µ m，亚阈值斜率 (SS) 低至 84.6 mV/decade。然后演示了具有顶栅结构的 ALD In 2 O 3 3-D Fin 晶体管，其受益于 ALD 的保形沉积能力。这些结果表明，ALD 氧化物半导体和器件具有独特的优势，并且有望实现用于 3-D 集成电路的 BEOL 兼容单片 3-D 集成。
基于二维材料的晶体管，用于未来集成电路
硅互补金属氧化物半导体 (CMOS) 技术的缩放已达到 10 纳米以下技术节点，但进一步缩放越来越具有挑战性，因为器件的栅极静电要求大幅减少沟道厚度以保持所需的性能 1 。场效应晶体管 (FET) 的最终沟道厚度可能在 1 纳米以下范围内。但是，任何三维 (3D) 半导体晶体都无法轻易实现这一点，因为在沟道到电介质界面处电荷载流子的散射增加，导致迁移率严重下降 2 。二维 (2D) 半导体材料单层厚度约为 0.6 纳米，可以提供解决方案。这类材料包括过渡金属二硫属化物 (TMD)，其通式为 MX 2 ，其中 M 是过渡金属（例如，Mo 或 W），X 是硫属元素（例如，S、Se 或 Te）3 – 8。材料中没有悬空键也提供了实现更好的通道到电介质界面的潜力。基于机械剥离的单晶 2D 薄片的早期研究，以及基于大面积生长的合成 2D 单层的最新发展，都表明了 2D 晶体管的良好特性。然而，仍有许多挑战有待解决，这使得 2D FET 在未来超大规模集成 (VLSI) 技术中的应用潜力尚不明确。在本篇评论中，我们探讨了 2D FET 在未来集成电路中的发展。我们首先考虑大面积生长
