机构名称：
¥ 1.0
小型化、成本、功能性、复杂性和功耗是电路设计中需要注意的重要且必要的设计特性。小型化和功耗之间存在权衡。智能技术一直在寻找新的范例来继续改善功耗。可逆逻辑是部署以避免功耗的智能计算之一。研究人员提出了许多基于可逆逻辑的算术和逻辑单元 (ALU)。然而，容错 ALU 领域的研究仍在进行中。本文的目的是通过使用奇偶校验保留逻辑门来弥补容错领域新研究人员的知识空白，而不是通过各种来源搜索大量数据。本文还介绍了一种基于高功能的新型容错算术和逻辑单元架构。以表格形式显示了优化方面的比较，结果表明，所提出的 ALU 架构在可逆逻辑综合的所有方面都是最佳平衡。所提出的 ALU 架构采用 Verilog HDL 进行编码，并使用 Xilinx ISE design suite 14.2 工具进行仿真。所提出的架构中使用的所有门的量子成本均使用 RCViewer + 工具进行验证。
新型高功能容错 ALU
主要关键词
相关文件推荐
