随着6G技术的出现,目前正在将无线通信领域推向新的边界。这项先进的技术需要大幅提高数据速率和处理速度,同时需要用于现实世界实用性的能源解决方案。在这项工作中,我们应用了一个名为Echo State Network(ESN)的神经科学启发的机器学习模型,以在Massive Mimo-Ofdm Systems中的符号检测的关键任务,这是6G网络的关键技术。我们的工作涵盖了硬件加速储层神经元体系结构的设计,以加快基于ESN的符号检测器。然后,通过在现实世界中的Xilinx Virtex-7 FPGA板上的概念证明进行验证。实验结果表明,与传统的MIMO符号检测方法(如线性最小均方根误差)相比,在一系列MIMO配置中,我们的符号检测器设计的性能和可扩展性很高。我们的发现还确认了整个系统的性能和可行性,以低误差率,低资源利用率和高吞吐量的形式反映。
表现 根据交易价格,该基金的回报率为 5.82%。 氢能企业 Plug Power 受益于该公司宣布与法国汽车集团雷诺成立合资企业,在欧洲开发和销售氢燃料电池轻型商用车,目标最早在 2021 年部署试点车队。同行公司 Ballard Power 也受益于围绕 Plug Power 的强劲新闻流。 化合物半导体公司 II-VI 去年已经成为强劲的业绩贡献者,今年走势走高,受进一步营收和利润率扩大的预期推动。 中国电动汽车制造商小鹏和蔚来表现不错,受中国电动汽车市场持续强劲增长势头的预期推动。在 1 月初的一场活动中,蔚来首次发布了新款 ET7 轿车,大获好评。对电动汽车电池产品强劲销售的预期推高了韩国电池制造商三星 SDI 的股价。 当月的负面贡献者名单相当有限。莱迪思半导体、Albemarle、Xilinx 和 Itron 的贡献较弱。
概念验证的目标是将这个神经网络集成到 SDS 采集单元 XMA 中。XMA 是一个模块化采集系统,旨在灵活适应仪表工程师的需求。它有助于从各种来源(模拟、CAN、ARINC、以太网、视频)收集和处理飞行数据。XMA 有一个相当于 OBC 的功能,称为 OBP 模块(机载处理)。这个小模块可以添加到 XMA 堆栈中,允许任何用户嵌入自己的算法。该模块基于 SoC(片上系统)Xilinx Zynq 7020,用户可以访问系统部分 (PS) 来运行用 C 编写的自己的算法。OBP 模块可以与其他模块(如 ANA 模块)通信,以访问从传感器获取的信号,或与 ETH 和 CPE 模块通信,以通过以太网和/或 PCM 流输出数据。使用 OBP 的 CPU 和用户空间相对简单。借助 Safran Data Systems 提供的 SDK,我们可以用 C 语言开发和运行任何程序。但是,我们的模型目前使用 Python 在 PC 上进行推理。
摘要 — 许多航空航天和汽车应用在其设计中使用 FPGA,因为它们具有低功耗和可重构性要求。同时,此类应用对系统可靠性也提出了很高的标准,这使得基于 FPGA 的设计的早期可靠性分析变得非常关键。在本文中,我们提出了一个框架,可以快速准确地对基于小型 FPGA 的设计进行软错误漏洞的早期分析。我们的框架首先从 FPGA 设计中提取综合后网表。然后,它使用我们提出的接口软件将位翻转配置故障插入到设计网表中。之后,它将网表的黄金副本和故障副本无缝地输入到开源模拟器 Verilator 中,以进行周期精确仿真。最后,它生成原始设计的漏洞得分直方图以指导可靠性分析。实验结果表明,在 ITC'99 基准上分析注入的位翻转故障时,我们的框架比具有周期级精度的 Xilinx Vivado 故障模拟运行速度快 53 倍。索引词——FPGA、可靠性、CAD 框架、软错误。
i ntroduction c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c。微处理器,例如AMD的EPYC [1-3]和Intel的湖泊场[4-6]和FPGA(可编程的门阵列),例如Xilinx的Virtex [14],具有大量的Chiplet Design和Chiplet Design和杂物整合包装。chiplets之间的一种层状(横向)通信(互连)是桥梁[17,33-42]杂交粘合物已引起了很多关注[17,43-87],因为索尼(Sony 2016年传感器和其他基于图像的设备[45,46]。在这项研究中,将提出chiplet设计和异质整合包装以及混合键合的最新和前景。固定在有机包装底物和环氧造型化合物(EMC)的刚性桥梁和富裕的桥梁。系统 - 芯片(SOC)将首先提到。
摘要 —在连续变量量子密钥分发(CV-QKD)系统中,后处理过程(包括信息协调(IR)和隐私放大(PA))的计算速度不可避免地影响实际密钥速率。IR 和 PA 可以分别使用低密度奇偶校验(LDPC)码和哈希函数并行实现。利用现场可编程门阵列(FPGA)卓越的并行处理能力,在FPGA上实现了高斯符号的高速硬件加速后处理过程。为此,开发并采用了适应FPGA特点的和积算法解码器和改进的LDPC码构造算法。设计了复用和非复用两种不同的结构来实现FPGA速度和面积之间的权衡,以便根据实际系统的要求采用最佳方案。仿真结果表明,最大吞吐量可以达到100 M 符号/秒。我们在装有 Virtex-7 XC7VX690T FPGA 的 Xilinx VC709 评估板上验证了后处理程序的正确性,并提供了在有更先进的 FPGA 可用时获得更好性能的一些可能的解决方案。该方案可轻松应用于实时密钥提取,并有效降低 CV-QKD 系统的功耗。
小型化、成本、功能性、复杂性和功耗是电路设计中需要注意的重要且必要的设计特性。小型化和功耗之间存在权衡。智能技术一直在寻找新的范例来继续改善功耗。可逆逻辑是部署以避免功耗的智能计算之一。研究人员提出了许多基于可逆逻辑的算术和逻辑单元 (ALU)。然而,容错 ALU 领域的研究仍在进行中。本文的目的是通过使用奇偶校验保留逻辑门来弥补容错领域新研究人员的知识空白,而不是通过各种来源搜索大量数据。本文还介绍了一种基于高功能的新型容错算术和逻辑单元架构。以表格形式显示了优化方面的比较,结果表明,所提出的 ALU 架构在可逆逻辑综合的所有方面都是最佳平衡。所提出的 ALU 架构采用 Verilog HDL 进行编码,并使用 Xilinx ISE design suite 14.2 工具进行仿真。所提出的架构中使用的所有门的量子成本均使用 RCViewer + 工具进行验证。
摘要 卷积神经网络(CNN)在图像处理领域得到了广泛的应用,基于CNN的目标检测模型,如YOLO、SSD等,已被证明是众多应用中最先进的。CNN对计算能力和内存带宽要求极高,通常需要部署到专用的硬件平台上。FPGA在可重构性和性能功耗比方面具有很大优势,是部署CNN的合适选择。本文提出了一种基于ARM+FPGA架构的带AXI总线的可重构CNN加速器。该加速器可以接收ARM发送的配置信号,通过分时方式完成不同CNN层推理时的计算。通过结合卷积和池化操作,减少卷积层和池化层的数据移动次数,减少片外内存访问次数。将浮点数转换为16位动态定点格式,提高了计算性能。我们分别在 Xilinx ZCU102 FPGA 上为 COCO 和 VOC 2007 上的 YOLOv2 和 YOLOv2 Tiny 模型实现了所提出的架构,在 300MHz 时钟频率下峰值性能达到 289GOP。
摘要 由于其多种优势(尤其是体积小、重量轻),电力电子变压器在铁路应用中引起了显著的关注。本文主要致力于开发一种基于完全可编程门阵列 (FPGA) 的电力电子变压器控制平台,用于上述应用中。由于 FPGA 的并行处理可以加快控制算法的执行速度,因此可以保证可靠的运行(这在牵引应用中至关重要)。为此,构建了一种输入串联输出并联电力电子变压器结构,并在 Xilinx FPGA 控制平台上设计和实现了电力电子变压器在牵引应用中可靠稳定运行的各种考虑因素,例如安全启动和双向功率流,以及所需的控制和脉冲生成方案。此外,还提出了一种改进的控制算法,以便以简单、更可靠的方式控制电力电子变压器。该控制方案基于DC-DC-LLC谐振变换器的输出电压而开发,能够有效地控制整流器直流母线电压之和并跟踪输入正弦参考电流,并且所需的传感器数量较少。最后,通过实验测试从各个方面检验了该方案的有效性。
摘要 —混沌序列伪随机数生成器 (PRNG-CS) 在各种安全应用中引起了关注,尤其是对于流和分组密码、隐写术和数字水印算法。事实上,在所有基于混沌的加密系统中,混沌生成器都起着至关重要的作用并表现出适当的加密特性。由于技术的爆发,以及物联网 (IoT) 技术的快速发展及其各种用例,PRNGs-CS 软件实现仍然是一个未解决的问题,以满足其服务要求。硬件实现是实现 PRNGs-CS 的最旗舰技术之一,目的是为此类应用程序安全提供高性能要求。因此,在这项工作中,我们提出了一种新的基于 PRNGs-SC 的架构。后者由三个弱耦合的离散混沌映射以及分段线性混沌映射 (PWLCM)、斜帐篷和 Logistic 映射组成。混沌系统是在 Xilinx Spartan™-6 FPGA 板上设计的,使用超高速集成电路硬件描述语言 (VHDL)。在 ISE Design Suite 环境中执行的模拟结果证明了我们提出的架构在抵抗统计攻击、吞吐量和硬件成本方面的有效性。因此,基于其架构和模拟结果,所提出的 PRNG-SC 可用于加密应用。