机构名称：
¥ 1.0
虽然在许多情况下，最快的上升时间是理想的，但非常快的上升时间在某些情况下会在 TDR 测量中产生误导性的结果。例如，使用 35 ps 上升时间系统测试电路板上微带线的阻抗可提供出色的分辨率。但是，即使是当今使用的最高速逻辑系列也无法匹配 TDR 阶跃的 35 ps 上升时间。典型的高速逻辑系列（例如 ECL）的输出上升时间在 200 ps 到 2 ns 范围内。来自微带线中短截线或尖角等小不连续点的反射将非常明显，并且可能在 35 ps 的上升时间内产生较大的反射。在实际操作中，由具有 1 ns 上升时间的 ECL 门驱动的相同传输线可能会产生可忽略不计的反射。
TDR 阻抗测量：信号基础...
主要关键词
相关文件推荐
![[不测量敏感] FED-STD-313F...](/simg/9/94b17dbe758a56aeacd27eaf6f1e7ad8d6287432.webp)
