XiaoMi-AI文件搜索系统
World File Search SystemSRAM
低功耗、高稳定性的单端 6T SRAM 单元
摘要：本文提出了一种具有单端特性的 6T 单元，以提高稳定性、降低能耗、降低漏电功率。该单元与规格优良的 10 和 12 晶体管结构进行了比较。然而，上述结构设计为具有最佳参数，尺寸小，晶体管数量最少，从而减小了单元尺寸。在某些参数方面，例如写入噪声容限，该结构与其他结构相比具有最佳优点，甚至高于 12 和 10 晶体管的结构。通过切断要写入为“1”的存储节点的下拉路径来增强写入操作；读取操作无需切断下拉路径即可执行。在 VDD=0.4V 时，与传统的 6T 相比，所提出的结构的静态功率、读取容限、写入容限、读取能量和写入能量分别优越 33%、50%、215%、9% 和 5%。与标准 6T 结构相比，电气质量指标 (EQM) 参数提高了约十倍，表明新结构的价值已经得到体现。对 32nm 技术中 5,000 次读写产量的蒙特卡洛模拟表明，我们的单元产量比典型的 6T 单元高出 2 倍和 3.4 倍。因此，对于需要低能耗和高稳健性的应用，建议的 6T 单元是一个合适的选择。
采用漏电流降低技术的低功耗 FINFET SRAM 的设计和分析
MTCMOS 电路的构造通常如图 2 所示。逻辑电路和电源线之间是高 Vth 的 PMOS 和 NMOS 晶体管。为了实现实时逻辑功能，在系统处于活动状态时激活休眠信号。在休眠模式下，具有较高 Vth 值的晶体管被关闭，以将逻辑电路与电源线分开。在待机状态下，这会将流中的泄漏降低到阈值以下。对于低功耗、高速设备，MTCMOS 可能是制造商的可行选择。在构建具有 MTCMOS 架构的电路时，确定更高阈值晶体管的尺寸是一项重要的考虑因素。在 6T FinFET SRAM 的上部和下部，放置了更高阈值的晶体管，如图 11 所示。这种更高的
根据辐射效应表征各种基于 FinFET 的 6T SRAM 单元配置
摘要：航空航天应用中使用的微电子电路在辐射极其强烈的环境中工作，极有可能发生单粒子翻转 (SEU)。静态随机存取存储器 (SRAM) 是这些电路中最容易受到影响的，因为它占据了最近的片上系统 (SoC) 的很大一部分区域，并且还经常存储重要数据。因此，保持与 SEU 相关的数据完整性已成为 SRAM 位单元设计的主要要求。与 CMOS 器件相比，在 SRAM 单元中使用 FinFET 器件可以提供更高的抗辐射能力。在这项工作中，我们使用 TCAD 模拟分析了 SEU 对三种不同的基于 FinFET 的 6T 位单元配置的影响，其中访问和下拉晶体管中的鳍片数量不同。我们分析了 90 度和 60 度角下 SEU 的影响。
基于 SRAM 的 FPGA 中的布线延迟建模
FPGA 设计的一个关键方面是其布线架构，它包括用于互连器件逻辑块的资源。在早期的 FPGA [1] 中，互连主要由跨越一个逻辑块长度或宽度的短线段组成。可以通过可编程布线开关将两个或多个短线段连接在一起来形成较长的线段。虽然这种方法可以很好地利用线段，因为没有可能浪费在短连接上的长线段，但要求长连接通过多个串联开关会严重影响速度性能。这是因为基于 SRAM 的 FPGA 通常使用传输晶体管来实现布线开关，而这种开关具有很大的串联电阻和寄生电容。为了解决这些问题，最近提出了一种用于互连的布线开关，用于将两个或多个短线段连接在一起的布线开关。
从宏到微体系结构：基于SRAM的计算机电路的评论和趋势
摘要CMOS逻辑电路的快速增长超过了内存访问的进步，导致了重要的“记忆墙”瓶颈，尤其是在人工智能应用程序中。为了应对这一挑战，计算中的计算（CIM）已成为提高计算系统的性能，领域效率和能量效率的有前途的方法。通过使记忆单元执行并行计算，CIM可以改善数据重复使用并最大程度地减少存储器和过程之间的数据移动。这项研究对基于SRAM的CIM宏的各个领域及其相关的计算范式进行了全面综述。此外，它还对最近的SRAM-CIM宏进行了一项调查，并侧重于关键挑战和涉及的设计交易。此外，这项研究确定了SRAM-CIM宏观设计的潜在未来趋势，包括混合计算，精度增强和操作员重新配置。这些趋势旨在解决计算准确性，能源效率和对SRAM-CIM框架内不同运营商的支持之间的贸易。在微结构级别上，提出了两种可能的交易解决方案：chiplet集成和稀疏性优化。最后，提出了研究观点，以供未来发展。
经 Charles F. Saffle 批准 微电路，存储器，数字，CMOS，2M X 32 位 (64Mb)，抗辐射，SRAM，多芯片模块
1/ 超过绝对最大额定值的应力可能会对器件造成永久性损坏。在最大水平下长时间运行可能会降低性能并影响可靠性。2/ 所有电压均以 V SS 为参考。3/ 最大施加电压不得超过 4.4 V。4/ 如果 SRAM 断电，则必须在“断电时间”内保持电源关闭状态，然后才能重新打开。5/ 此处指定的辐射特性和测试限值基于 16Mb 单芯片 SRAM 测试结果 (5962-08202/08203)。有关这些 RHA 参数和测试结果的详细信息，请联系器件制造商。6/ 基于 CREME96 结果预测的性能，该结果适用于太阳活动极小期无耀斑条件下的地球同步轨道，位于 100mil 铝屏蔽后面，使用从实际测试数据得出的威布尔参数（参见 4.4.4.4）。供应商可提供威布尔参数，用于计算其他轨道/环境（如 Adams 90% 最坏情况）的翻转率，并使用不同的翻转率计算程序（如 Space Radiation 5.0）。7/ 保证但未针对 1MeV 当量中子进行测试。
CNFET晶体管优化-IMEC出版物存储库
摘要 - 在本文中，我们提出了一个基于性能，稳定性，稳定性，稳定性，稳定性，稳定性之间的折叠式晶体管晶体管（CNT）效果晶体管（CNFET）基于基于5-NM技术节点的静态静态随机访问mem-Ory（SRAM）设计。除了尺寸优化外，还评估并对CNFET SRAM性能改善（包括CNT密度，CNT直径和CNFET频率）在内的物理模型参数进行了评估和优化。优化的CNFET SRAM与基于亚利桑那州立大学的最先进的FinFET SRAM细胞[ASAP 7-nm FinFET预测技术模型（PTM）]库进行了比较。我们发现，与FinFET SRAM细胞相比，所提出的CNFET SRAM细胞的读取，编写EDP和静态功率分别提高了67.6％，71.5％和43.6％，其稳定性稍好。CNT互连都被认为是组成全碳基SRAM（ACS）阵列，该阵列将在本文的第二部分中进行讨论。实现并使用具有铜互连的7 nm FinFET SRAM单元进行比较。
基于GNRFET的静态随机访问存储器的设计...
摘要：在本文中，使用HSPICE模拟了使用能源有效GNRFET技术的物联网的静态噪声边距（SNM）和SRAM在不同电压供应和静态随机访问记忆的温度下的功耗。此外，已经提出了GNRFET SRAM的各种波形的模拟。SNM存在于SRAM细胞中，这会影响SRAM细胞的读取操作的稳定性。SRAM细胞稳定性分析是一个基于静态噪声边缘（SNM）的研究。在阅读操作过程中，SRAM细胞SNM分析了各种替代方案以提高细胞稳定性。GNRFET的作用提高了其功率效率和速度，在各种物联网应用中在航空工程中起着至关重要的作用。snm是6.7@1v，平均功率为2.24@1v，snm为2.43@45 o C，平均功率为1.25@45 o C.索引条款：GNR，GNRFET，功耗，电池消耗，细胞比率，CMOS，CMOS，PURPIP RATIO，SNM，SNM），Nano-Electronic。
基于 COTS 28 纳米 SRAM 的 FPGA 在热中子和不同入射角下的 SEE 灵敏度
本文对不同入射角下 28 纳米块状商用现货 (COTS) Xilinx Artix-7 FPGA 的单粒子翻转 (SEU) 抗热中子辐射敏感性进行了实验研究。实验结果表明，配置 RAM (CRAM) 单元、触发器 (FF) 和块 RAM (BRAM) 上存在 SEU。还分析了多重事件 (范围从 2 位到 12 位) 的形状，以及它们对粒子束对设备表面的入射角的依赖性。还研究了 128 位和 384 位多重事件的可能形状，揭示了遵循字线的趋势。将前入射角的结果与 14.2 MeV 中子进行比较，表明该装置对两种辐照源的灵敏度存在相当大的差异。最后，使用名为 MUSCA-SEP3 的建模工具来预测该装置在相同环境条件下的灵敏度。获得的实验结果将以非常准确的方式与预测结果显示出良好的一致性。