XiaoMi-AI文件搜索系统
World File Search SystemSRAM
144 Mbit QDR® II+ 同步 SRAM
英飞凌的 144 Mbit 四倍数据速率 (QDR™)-II+ 同步 (Sync) SRAM 采用英飞凌专利的 RadStop™ 技术设计，针对太空以及其他恶劣环境应用进行了优化。144 Mbit QDR™ II+ SRAM 是下一代 QDR™ II+ SRAM 设备，延续了航天级传统，比上一代具有更低的功耗和更高的性能。QDR™ II+ SRAM 提供 x18/x36、双字/四字数据总线配置，并带有或不带有片上终端以优化功耗。QDR™ II+ SRAM 架构提供低延迟和随机内存访问能力，这是外部缓存存储器等高性能应用所需的。英飞凌的 QDR™ II+ 同步 SRAM 系列提供随机
10T SRAM 存储器单元的设计
1. 简介 当今社会，微电子技术被广泛应用于各种设备中。电子设备在世界范围内的快速普及，促使人们开始审视新技术，尤其是存储器。存储器越来越多地用于生物、无线和可实现设备中。存储器的各个部分在现代 VLSI 系统中组织起来。半导体存储器是 VLSI 架构不可或缺的一部分。RAM（随机存取存储器）有两种形式：SRAM（静态随机存取存储器）和 DRAM（动态随机存取存储器）[2]。动态一词表示理想存储电容器的电荷必须定期刷新，这就是 DRAM 很少使用的原因。为了提高稳定性和功耗，已经提出了许多SRAM单元设计，但传统的6T单元仍然提供了尺寸和性能的良好平衡，因为传统的6T单元具有非常紧凑和简单的结构，但是其操作电压最小并且受到相互冲突的读写稳定性要求的限制，因此它不用于超低电压操作。有几种针对存储器单元的设计提案以提高速度和功率，其中一种技术专注于提高SNM的低功耗（其他存储器配置（7T，8T，9T）各有优缺点）[1]。六个MOSFET组成一个典型的SRAM单元。四个晶体管（PM0，PM1，NM0和NM1）存储一位并形成两个交叉耦合的反相器。有两种稳定状态，用数字 0 和 1 表示。传统的 6T 单元很简单，但在低压下稳定性较差，因此我们努力通过各种方法提高其读写稳定性，例如双轨电源、负位线、带动态反馈管理的单位线等。然而，为了正常运行，6T SRAM 的
适用于超低功耗应用的 9T FinFET SRAM 单元
由于 CMOS 的缩放，这些设备的局限性引发了对替代纳米设备的需求。提出了各种设备，如 FinFET、TFET、CNTFET。其中，FinFET 成为最有前途的设备之一，由于其在纳米范围内的低泄漏，它可以替代 CMOS。如今，电子设备在电池消耗方面更加紧凑和高效。由于 CMOS 的缩放限制，CMOS SRAM 已被 FinFET SRAM 取代。已经有两个 FinFET SRAM 单元，它们具有高功率效率和高稳定性。已经对这些单元进行了性能比较，以分析泄漏功率和静态噪声容限。这些单元的模拟是在 20 nm FinFET 技术下进行的。经分析，改进的 9T SRAM 单元的写入裕度实现了 1.49 倍的改进。读取裕度也显示出比本文中比较的现有单元有显著的改善。对于所提出的 0.4 V SRAM 单元，发现保持裕度更好。栅极长度已经改变，以发现栅极长度对读取裕度的影响。
使用基于 SRAM 的 FPGA 上的动态部分重配置对 TMR 开源 RISC-V 处理器进行故障注入
摘要 — 基于 SRAM 的 FPGA 经常用于太空应用中的关键功能。通常需要在这些 FPGA 中实现软处理器来满足任务要求。开放 ISA RISC-V 允许开发各种开源处理器。与所有基于 SRAM 的 FPGA 数字设计一样，这些软处理器容易受到 SEU 的影响。本文介绍了对一组新推出的开源 RISC-V 处理器的性能和相对 SEU 敏感度的研究。利用动态部分重构，这种新颖的自动测试设备可以快速部署不同的实现并通过故障注入评估 SEU 敏感度。使用 BYU 的新 SpyDrNet 工具，还将细粒度 TMR 应用于每个处理器，结果显示敏感度降低了 20 倍到 500 倍。
7 纳米 FinFET 技术中不同 SRAM 单元拓扑的全面分析
由于采用基于施密特触发器的反相器，与传统的 6T SRAM 单元相比，其 RSNM 明显更高。其他剩余的 SRAM 单元（例如传统的 8T、PPN10T、FC11T 和 ST11T）采用读取去耦技术，其中数据存储节点在读取操作期间与位线完全隔离，导致 RSNM 和 HSNM 的值相同。ST11T SRAM 单元在所有 SRAM 单元中显示最大的 RSNM，因为它的强大单元核心由交叉耦合的基于施密特触发器的反相器对形成。
评估质子直接电离，用于在空间应用中使用的深sumbicron SRAM的辐射硬度保证
摘要 - 来自低能质子的普罗顿直接电离（PDI）已被证明对预测方法的准确性有显着影响，用于计算用于最先进的深subsicron技术的空间应用中存储器设备的不满率（URS）。如今的一般方法是考虑一个安全余量，以适用于从高能质子和重离子实验数据中计算出的UR。此处报告的数据对此方法提出了挑战。使用不同的预测方法并进行了比较，以确定PDI对总UR的影响。不管采用的方法如何，发现PDI对于一般的空间轨道选择，PDI平均可以贡献总ur的90％，峰值高达99％。这样的结果表明，基于质子谱的低能部分表征的方法，对于类似技术而言，与一般安全余量的应用相比，一种方法更方便。基于此处提供的数据，在某些情况下大量超过了先前提出的5个边缘。
使用增强稳定性10T SRAM单元格的1KB SRAM阵列设计
用于FPGA的摘要SRAM需要更高的稳定性和低功耗。8T SRAM单元随着供应电压的降低而降低了写入稳定性。10T SRAM单元具有较高的写入稳定性，因为其中一个逆变器中的上拉路径中使用了截止开关。具有低功耗和较高稳定性的SRAM阵列的设计至关重要。so，已经设计并比较了使用8T和10T SRAM细胞的1KB SRAM阵列进行不同的设计指标。写0和写1功率较低1.98×，10t sram阵列中的3.52××SRAM阵列在0.9V DD，SS角下方。由于在10T SRAM单元中使用高V th晶体管，读取功率在SS角的0.9V V dd较低1.6倍。保持0时的泄漏功率在10T SRAM阵列中低于1.13×，比在0.9V V dd处的FF拐角处的8T SRAM阵列中的泄漏功率。对设计指标进行了广泛的电源电压评估。设计在45nm技术节点中以Cadence Virtuoso实现。
使用基于 SRAM 的软错误率监视器和监督机器学习预测太阳粒子事件
本研究引入了一种嵌入式方法，通过将实时软错误率 (SER) 测量与基于 SRAM 的检测器以及离线训练的机器学习模型相结合，用于预测太空应用中的太阳粒子事件 (SPE)。所提出的方法适用于太空应用中使用的自适应容错多处理系统。相对于最先进的技术，我们的解决方案可以提前 1 小时预测 SER，并在 SPE 期间以及正常条件下以小时为单位细粒度跟踪 SER 变化。因此，目标系统可以在高辐射水平出现之前激活适当的辐射硬化机制。基于对使用公共空间通量数据库训练的五种不同机器学习算法的比较，初步结果表明，使用具有长短期记忆 (LSTM) 的循环神经网络 (RNN) 可实现最佳预测精度。