XiaoMi-AI文件搜索系统
World File Search SystemSRAM
使用基于 SRAM 的软错误率监视器和监督机器学习预测太阳粒子事件
本研究引入了一种嵌入式方法，通过将实时软错误率 (SER) 测量与基于 SRAM 的检测器以及离线训练的机器学习模型相结合，用于预测太空应用中的太阳粒子事件 (SPE)。所提出的方法适用于太空应用中使用的自适应容错多处理系统。相对于最先进的技术，我们的解决方案可以提前 1 小时预测 SER，并在 SPE 期间以及正常条件下以小时为单位细粒度跟踪 SER 变化。因此，目标系统可以在高辐射水平出现之前激活适当的辐射硬化机制。基于对使用公共空间通量数据库训练的五种不同机器学习算法的比较，初步结果表明，使用具有长短期记忆 (LSTM) 的循环神经网络 (RNN) 可实现最佳预测精度。
CNT 互连优化 - Enlighten Publications
摘要 — 本文第一部分介绍了 5 纳米碳纳米管场效应晶体管 (CNFET) 静态随机存取存储器 (SRAM) 单元的尺寸和参数优化。在此基础上，我们提出了一种由原理图优化的 CNFET SRAM 和 CNT 互连组成的碳纳米管 (CNT) SRAM 阵列。我们考虑由金属单壁 CNT (M-SWCNT) 束组成的 CNFET SRAM 单元内部的互连来表示金属层 0 和 1 (M0 和 M1)。我们研究了考虑 CNFET 器件、M-SWCNT 互连和金属电极钯与 CNT (Pd-CNT) 触点的 CNFET SRAM 单元的布局结构。探索了两种版本的单元布局设计，并在性能、稳定性和功率效率方面进行了比较。此外，我们实现了一个 16 Kbit SRAM 阵列，由提出的 CNFET SRAM 单元、多壁 CNT (MWCNT) 单元间互连和 Pd-CNT 触点组成。这种阵列表现出明显的优势，其读写总能量延迟积（EDP）、静态功耗和核心面积分别为采用铜互连的7nm FinFET-SRAM阵列的0.28×、0.52×和0.76×，而读写静态噪声裕度分别比FinFET高6%和12%。
低功耗静态随机存取存储器的回顾（...
摘要 — 物联网 (IoT) 设备对低功耗静态随机存取存储器 (SRAM) 单元的需求不断增长，这导致了各种 SRAM 单元拓扑的开发，这些拓扑可在保持性能和稳定性的同时最大限度地降低功耗。在本文中，我们基于不同的参数（例如功耗、延迟、面积、能量和稳定性）分析了各种 SRAM 设计。据观察，由六个晶体管组成的 6T SRAM 单元由于其简单性和低面积要求而成为使用最广泛的拓扑。然而，已经开发出更大的单元，例如 8T、9T 和 10T，以提高稳定性并降低功耗，尽管它们需要更多的面积。据观察，8T 在读取延迟方面效果更好，而 9T 在 9 方面效果更好。将 SRAM 单元缩小到更小的特征尺寸在保持稳定性和可靠性的同时最大限度地降低功耗方面提出了挑战。
适用于太空应用的英飞凌抗辐射存储器解决方案
Xilinx Virtex V5、Kintex US 以及 Microchip RTG4 和 RTPolarFire FPGA 的 RadHard 72M 和 144M QDRII+ SRAM 设备均可免费获得内存控制器。QDR-II+ SRAM 控制器管理基于 DDR 的源同步时序架构的复杂时序细节，并确保 FPGA 和 QDRII+ SRAM 内存之间的可靠数据传输。如果需要更高级别的辐射抗扰度来减轻单粒子干扰，控制器嵌入式 ECC (SECDEC) 也可作为 RTL 选项提供。请联系 hirel-memory@infineon.com 获取 RTL 代码和测试台的副本。
新闻稿：印度政府专利局已授予印度理工学院印多尔分校一项内存设计专利。
印度专利局已授予印多尔理工学院“PN 调谐差分 8T 静态随机存取存储器 (SRAM) 单元”专利。本发明一般涉及集成电路，更具体地说涉及超低功耗 SRAM。为了降低存储器单元阵列的功耗，电源电压缩放是最优选的方式。电源电压缩放使操作能够在亚阈值范围内进行，其中电路的功耗最小。这是通过选择低于所用金属氧化物半导体场效应晶体管 (MOSFET) 器件的阈值电压的电源电压来实现的。通过 VLSI 设计进行电源电压缩放会受到诸如静态噪声容限 (SNM) 的明显损失、电流波动、限制可能连接到单个位线的单元数量等限制。本发明减少了读取干扰并提高了 SRAM 单元的写入能力，从而在超低功耗操作中更有效地操作 SRAM 单元。本发明还增强了 SRAM 单元在亚阈值区域内对工艺电压温度变化的免疫力。这是通过切断反馈并限制通过真实存储节点到地的电流来实现的，从而提高了 8T SRAM 单元的写入能力和写入速度，允许设置公共写入脉冲宽度，从而提高写入速度。读取操作期间对真实存储节点没有直接干扰，从而降低了芯片间或芯片内变化导致的故障概率。这种新型 SRAM 单元将使设计人员能够构建强大的内存阵列。
NXP LPC2378 数据表 - Keil
LPC2378 是多用途串行通信应用的理想选择。它集成了 10/100 以太网媒体访问控制器 (MAC)、具有 4 kB 端点 RAM 的 USB 全速设备、四个 UART、两个 CAN 通道、一个 SPI 接口、两个同步串行端口 (SSP)、三个 I 2 C 接口、一个 I 2 S 接口和一个外部存储器控制器 (EMC)。这种串行通信接口与片上 4 MHz 内部振荡器、32 kB SRAM、用于以太网的 16 kB SRAM、用于 USB 和通用用途的 8 kB SRAM 以及 2 kB 电池供电的 SRAM 相结合，使该设备非常适合通信网关和协议转换器。各种 32 位计时器、改进的 10 位 ADC、10 位 DAC、PWM 单元、CAN 控制单元以及多达 104 条快速 GPIO 线（其中最多 50 个边缘和最多 4 个电平敏感外部中断引脚）使这些微控制器特别适合工业控制和医疗系统。
集成电路和功率器件抗辐射工艺加固技术研究综述
图 11 不同配置层偏压下 CSOI 器件瞬态电流典型曲线 （ a ） 和 CSOI SRAM 电路的单粒子翻转截面变化 （ b ） Fig. 11 Typical transient current curve of CSOI device (a) and single event upset cross-section variation of CSOI SRAM circuit (b) under different configuration layer biases
NXP LPC2364、LPC2366、LPC2368 数据表 - Keil
LPC2364/66/68 是多用途串行通信应用的理想选择。它们集成了 10/100 以太网媒体访问控制器 (MAC)、具有 4 kB 端点 RAM 的 USB 全速设备、四个 UART、两个 CAN 通道、一个 SPI 接口、两个同步串行端口 (SSP)、三个 I 2 C 接口和一个 I 2 S 接口。这些串行通信接口与片上 4 MHz 内部振荡器、高达 32 kB 的 SRAM、用于以太网的 16 kB SRAM、用于 USB 和通用用途的 8 kB SRAM 以及 2 kB 电池供电的 SRAM 相结合，使这些设备非常适合通信网关和协议转换器。各种 32 位计时器、改进的 10 位 ADC、10 位 DAC、一个 PWM 单元、一个 CAN 控制单元以及多达 70 条快速 GPIO 线（带有多达 12 个边缘或电平敏感的外部中断引脚）使这些微控制器特别适合工业控制和医疗系统。
使用基于 SRAM 的 FPGA 上的动态部分重配置对 TMR 开源 RISC-V 处理器进行故障注入
摘要 — 基于 SRAM 的 FPGA 经常用于太空应用中的关键功能。通常需要在这些 FPGA 中实现软处理器来满足任务要求。开放 ISA RISC-V 允许开发各种开源处理器。与所有基于 SRAM 的 FPGA 数字设计一样，这些软处理器容易受到 SEU 的影响。本文介绍了对一组新推出的开源 RISC-V 处理器的性能和相对 SEU 敏感度的研究。利用动态部分重构，这种新颖的自动测试设备可以快速部署不同的实现并通过故障注入评估 SEU 敏感度。使用 BYU 的新 SpyDrNet 工具，还将细粒度 TMR 应用于每个处理器，结果显示敏感度降低了 20 倍到 500 倍。
Makro Group 的 BMTI FPGA 目录
测试、封装及故障分析、专用元器件生产线。该院已通过GJB9001B-2009质量体系认证、军工大规模集成电路生产线认证、军用标准二极管、三极管生产线认证、安全健康体系认证、环境保护体系认证。该研究所是航天微电子技术领域的主要研究所，专注于单片集成电路、微系统及模块生产，半导体分立器件开发，微处理器（CPU）、片上系统（SoC）、现场可编程逻辑集成电路（FPGA）、存储器件（SRAM/PROM）、模数/数模转换器（ADC/DAC）、总线电路、接口及驱动电路、逻辑电路、射频及微波电路、电源管理芯片、专用集成电路（ASIC）、分立器件、导航芯片组、二极管\三极管的设计