{ Computer Science: Programming (Python, C++, C, Matlab, Verilog, Assembly, Perl, TCL, Julia, GO), Machine Learning (Pytorch, Tensorflow, JAX, Pytorch3d, Pytorch Geometric), Data Structures & Algorithms, Operating System, Natural Language Processing, Computer Vision, Convex Optimization, Meta Learning, Reinforcement Learning, Convex Optimization, Advanced ML Theories & Techniques, Others (Bash, Git, Linux) { Robotics: Dynamics & Simulation, Computer Vision (traditional geometric-based & learning-based), Locomotion, Linear & Nonlinear Control (PID, Feedback Linearization, LTI, Optimal Control, etc), Localization, Mapping, Motion Planning, Navigation, Manipulators, ROS, worked with KUKA, Franka manipulator武器,模拟器(Guazebo,Mujoco,V-Rep,Gym){数学:微积分,线性代数,ODE,ODE,数值分析,概率和统计,一阶逻辑,拓扑,拓扑,物理和工程:控制系统,控制系统,动态,经典和量子和量子,电力和磁性,结构和材料,机构,型号,差异, drigus&dift>
I. 引言 随着嵌入式系统变得越来越复杂,高速和低功耗组件之间的有效通信变得至关重要。ARM 的 AMBA(高级微控制器总线架构)协议提供了一个标准化框架来满足这一要求。在 AMBA 中,高级高性能总线 (AHB) 支持快速数据传输,而高级外设总线 (APB) 则专注于外设的低功耗操作。为了确保这两条总线之间的无缝交互,可靠的桥接对于高效的数据传输和系统集成是必不可少的。本研究以使用 Verilog 设计和实现 AHB 到 APB 桥接为中心。该桥接促进了高性能处理器和低功耗外设之间的互操作性,旨在优化性能并最大限度地减少延迟,同时遵守 AMBA 标准。严格的验证方法确保了其在不同用例中的可靠性,解决了总线通信中的关键挑战,并促进了嵌入式系统设计的进步。
Verimag 创建于 1993 年,最初是与 Verilog 公司的混合工业单位,然后从 1997 年开始,作为与 CNRS 、约瑟夫·傅立叶大学(格勒诺布尔 1)和格勒诺布尔 INP 的联合 UMR。2006 年之前,Verimag 由 Joseph Sifakis 管理,此后由 Nicolas Halbwachs 管理。实验室进行的一般研究领域涉及嵌入式计算机系统的设计和验证,倾向于采用形式化方法。现有固定人员41人(教师研究员23人,研究员8人,工程师6人,行政人员4人),其中博士后、合同工10余人,博士生30余人。Verimag 位于约瑟夫·傅里叶大学 (Joseph Fourier University),位于圣马丁德埃雷斯 (Saint-Martin d’Hères) 和吉埃雷斯 (Gi`eres) 大学校园边缘的两栋建筑内。
摘要。本文提出了一种增强的 Montgomery 和高效的模乘法实现方法。加密过程用于在数据从发送器传输到接收器时提供高信息安全性。各种使用方法,如 RSA、ECC、数字签名算法。提出的 Montgomery 算法使用加密的 RSA 算法,在两个不同的输入中实现,两个输入都是 8 位输入。编码已用 Verilog 语言完成,结果在 Vivado 软件上进行了模拟。对于物理测试,我们使用了 Digilent 公司生产的 FPGA NESYS 4 DDR 硬件板,上面有 Artix-7 FPGA 芯片。所提出的方法在切片触发器数量、LUT、IOB 数量和功耗方面显示出良好的效果。与其他以前的方法相比,所提出的方法在不同结果参数方面显示出更好的效果。
摘要 — 在过去的几年中,多处理器片上系统 (MPSoC) 设计的复杂性急剧增加。这使得产品验证非常具有挑战性和欺骗性。为了应对设计复杂性,与系统 Verilog 断言 (SVA) 相关的通用验证方法 (UVM) 被广泛用于构建揭示设计问题的强大验证环境。这项工作引入了一种以两种模式验证 SoC 设计块的新方法:存根模式,其中服务于被测设计 (DUT) 的所有块都作为 UVM 主动和被动代理实现;物理硬件模式,其中所有块都与固件驱动程序一起物理运行。在实施所提出的验证方法时,研究了一个完整的 SoC 系统,包括:处理器、控制器和加密引擎。功能检查和覆盖率收集分别通过 UVM 记分板和订阅者执行。所提出的方法提供了在仿真阶段同时验证硬件和固件的能力。
标题:用于实时信号处理应用的容错 VLSI 架构设计摘要:由于设计复杂性和晶体管密度的增加导致芯片故障率很高,容错在当今的数字设计中变得极为重要。我们已经确定了现有容错方法的主要缺陷,并尽可能地尝试纠正它们。我们修改了传统的动态重构方法,使其适用于实时信号处理应用,并结合了热备用、优雅降级、级联性和 C 可测试性。我们还提出了一些新的静态冗余技术,这些技术在各个方面都优于现有方法,并且具有实际适用性。• 使用 XILINX 中的 verilog HDL 和原理图级与 virtex-6 进行 RTL 设计、仿真和验证• 使用 SYNOPSYS 工具进行设计和验证以及面积和关键路径结果的计算• 使用 CADENCE 工具进行一些面积和延迟计算。
摘要:在这个数字世界中,测试构建的架构已成为一项具有挑战性的任务,而不是构建。测试过程包括高成本和功耗。许多研究都参与了高效测试电路的构建,其中 BIST 是高效测试电路之一。BIST [内置自测试] 提供了一个低功耗、低成本测试电路的平台。BIST 的构建是通过 MULTISTAGE LFSR 解码器电路完成的,该解码器电路通过向构建的架构提供随机和完整的输入序列来为测试电路开辟一条道路。还采用了解码逻辑,使其完美适用于容错架构。据说,由 BIST 和 MULTISTAGE lfsr 组成的路面是查找电路工作故障的有效技术,因此这被称为容错架构,所提出的架构的构建是在 Xilinx ISE 中使用 verilog HDL 语言完成的。索引术语——BIST、MULTISTAGE lfsr、解码逻辑、线性反馈移位寄存器 (LFSR)、基准电路。
实时图像处理是实现 IR 4.0 的基本要素之一。数字图像处理技术的快速发展使得医疗保健、交通运输和制造业等领域的各种应用成为可能。人们正在寻求更高性能的图像处理,因为传统的图像处理已不再满足需求。基于 FPGA 的数字图像处理已成为公众的选择之一,因为它具有并行流水线功能,可以缩短处理时间并提高性能。该项目开发了几种数字图像处理算法,包括灰度变换、亮度控制、对比度调整、阈值和反转。它们是数字图像处理中最流行的算法。使用 Microsoft Paint 将彩色输入图像的格式转换为位图格式,然后使用 MATLAB 将其转换为十六进制文件,以便在 FPGA 中读取和写入。使用 ModelSim Altera 和 Intel Quartus II 等平台为数字图像处理算法编写 Verilog HDL。结果,从模拟中获得了五个十六进制文件。输出的十六进制文件在 MATLAB 中进一步处理以生成相应的图像。
上市时间是决定集成电路设计开发成本的关键因素。自动化部分设计过程的工具可以节省开发时间,因为本质上是跳过了这些部分。在本项目中,基于现有存储器设计,使用 Cadence SKILL 语言为此目的开发了一个只读存储器生成器。此设计是一个具有 12 位输入地址的 1.8 V 异步存储器。位线的数量直接对应于输出数据总线的宽度。生成器功能包括存储器原理图和布局生成、存储器重新编程、自动解码和布局后访问时间模拟,以及生成用于 Verilog 中解码模拟的功能模型。可以使用直接集成到 Cadence Virtuoso 菜单中图形用户界面单独运行这些功能。在正常条件下,创建的内存范围从 128 B 到 65.536 kB,访问时间从 4.2 ns 到 6.9 ns。角运行显示最多比原始值增加 78%。此外,生成的内存布局面积从 21397 µm2 到 829776 µm2。最大内存生成时间为 1 小时 31 分钟。
互联网基础知识等) 5. 机器学习技能发展培训兼实习课程 6. 移动应用程序和 Web 开发人员技能发展培训兼实习课程 7. 印刷电路板设计技能发展培训兼实习课程 8. 物联网技能发展培训兼实习课程 9. Verilog 数字设计技能发展培训兼实习课程 10. 天线分析与设计技能发展培训兼实习课程 11. 8051 微控制器及其应用技能发展培训兼实习课程 12. MATLAB 基础和应用技能发展培训兼实习课程 13. 工业生物技术技能发展培训兼实习课程 14. 医学实验室技术技能发展培训兼实习课程 15. 生物肥料技术技能发展培训兼实习课程 16. “食品和医疗保健” 17. 沟通技巧技能发展培训暨实习课程