XiaoMi-AI文件搜索系统
World File Search System异构
异构芯片集成打造超级芯片
本文介绍了一种新型超大面积集成电路 (ELAIC) 解决方案（我们称之为“巨型芯片”），适用于将不同类型的多个芯片（例如，内存、专用集成电路 [ASIC]、中央处理器 [CPU]、图形处理单元 [GPU]、电源调节）组合到通用互连平台上的单个封装中。巨型芯片方法有助于重新构建异构芯片平铺，以开发具有所需电路密度和性能的高度复杂系统。本文重点介绍了最近关于大面积超导集成电路连接多个单独芯片的研究，特别关注了在单个芯片之间形成的高密度电互连的处理。我们重新制造了各种巨型芯片组件，并使用多种技术（例如扫描电子显微镜 (SEM)、光学显微镜、共聚焦显微镜、X 射线）对其进行了表征，以研究集成质量、最小特征尺寸、硅含量、芯片间间距和间隙填充。二氧化硅、苯并环丁烯 (BCB)、环氧树脂、聚酰亚胺和硅基电介质用于间隙填充、通孔形成和重分布层 (RDL)。对于巨型芯片方法，通过减少芯片间 (D2D) 间隙和增加硅含量来提高热稳定性，从而使组装人员能够缓解不同基板/模块集成方案的热膨胀系数 (CTE) 不匹配的问题，这对于实现从回流到室温甚至低温操作的宽温度范围稳定性非常重要。 Megachip 技术有助于实现更节省空间的设计，并可容纳大多数异构芯片，而不会影响稳定性或引入 CTE 不匹配或翘曲。各种异构芯片
异构芯片集成打造超级芯片
D 集成是先进封装和异构集成中的关键技术——它有助于系统级性能扩展。虽然封装的发展引入了 3D 集成，从封装系统发展到堆叠集成电路 (IC) 和 3D 片上系统，但该行业目前正在见证另一个重要转折点：背面供电网络 (BSPDN)。在传统的扩展方法中，信号和供电共存于晶圆的正面。然而，对电力（尤其是供电）日益增长的需求，越来越限制了实现可扩展解决方案的能力。高效的晶体管扩展对于实现更高的晶体管密度至关重要，这需要按比例扩展供电网络。然而，这遇到了巨大的 IR 压降挑战，导致晶体管性能受损。此外，信号和电源的互连设计变得高度相互依赖，构成了供电布线过程的很大一部分（至少 20%）。此外，随着扩展到下一个节点，功率密度会迅速增加。行业共识是通过实施 BSPDN 来分离信号和电源。这涉及隔离晶圆正面的信号网络，并利用晶圆对晶圆键合来高效地访问晶体管背面以进行电源分配和管理。主要优势包括更宽的电源线和更低的 IR 压降、更均匀的电压分布，以及最重要的，更多的设计空间，从而进一步缩小标准单元高度。BSPDN 消除了在晶圆正面共享信号和电源线之间互连资源的需要。顾名思义，背面供电将电源重新定位到背面
极端异构时代的软件研讨会报告
到 2006 年左右，人们逐渐意识到，这些由集成电路底层制造技术的平稳发展所提供的有利条件正在让位于更具挑战性的技术环境。内存性能的提高，尤其是对主内存的访问延迟，已经明显放缓，导致许多重要算法的性能改进也相应放缓。Dennard 缩放定律因底层物理因素而失效，这意味着处理器时钟速率不能再随着晶体管密度的增加而增加，同时功耗也会增加；此外，如果不增加所需功率，就无法添加更多有源电路。平面晶体管密度改进的终结是可以预见的，因为单个晶体管的尺寸接近量子力学主导经典材料特性的微小尺度。
异构集成路线图，2023 年版本
异构集成对热管理提出了多项重大挑战，涉及多个尺度，包括热点的热量提取、通过多层材料的热量传递、特定设备/材料的不同目标温度，以及向系统冷却解决方案或周围环境散热。该技术工作组 (TWG) 考虑了热管理的三个领域：• 芯片级；• 封装集成/系统级封装 (SIP)/模块级；• 系统级（仅限于电路板和服务器级）。除了上面列出的物理类别的分类外，本章还将重点从定量（尽可能）和定性的角度阐明以下内容： 具有热挑战的典型问题； 已知解决方案的冷却极限； 高级概念和研究。2.0 具有热挑战的典型问题
Stackelberg 异构机器人协作战略指导
摘要 — 在本研究中，我们探索了博弈论（尤其是 Stackelberg 博弈论）的应用，以解决具有单向通信的异构机器人的有效协调策略生成问题。为此，我们专注于多对象重新排列任务，开发了一个理论和算法框架，通过计算反馈 Stackelberg 均衡，为两个机器人手臂（领导者和跟随者）提供战略指导，其中领导者拥有跟随者决策过程的模型。凭借对模型不确定性的内置容忍度，我们的规划算法生成的战略指导不仅提高了解决重新排列任务的整体效率，而且对协作中常见的陷阱（例如抖动）也具有很强的鲁棒性。
异构集成（HI）先进封装技术
致谢：Kemal Aygun、Kaladhar Radhakrishnan、Debendra Mallik、Gaurang Choksi、Rahul Manepalli、Chris Baldwin、Sergey Shumarayev、Ram Viswanath、Pat Stover、Wilfred Gomes、Gans Ganesan、Sriram Srinivasan、Ahmet Durgun、CM Jha、Weihua Tang、Bill Chen (ASE)、Subu Iyer (UCLA)、Bill Bottoms (3MTS)、Samantika Sury、Robert Wisniewski、Dipankar Das、Pradeep Dubey
在异构互联网中有效的入侵检测...
摘要 - 在低成本消费电子和云计算的快速开发中，广泛采用了智能城市和工业控制系统等下一代分布式系统的广泛采用。IoT设备通常由于其开放部署环境和严格的安全控制功能而容易受到网络攻击的影响。因此，入侵检测系统（ID）已成为通过监测和检测异常活动来保护IoT网络的有效方法之一。但是，现有的ID方法依靠集中式服务器来生成行为概况并检测异常，从而导致高响应时间和由于通信开销而引起的大量运营成本。此外，在开放和分配的物联网网络环境中共享行为数据可能违反了设备的隐私要求。此外，各种物联网设备倾向于捕获异质数据，这使行为模型的训练变得复杂。在本文中，我们介绍联合学习（FL），以协作训练一个分散的ID模型，而无需向他人展示培训数据。此外，我们提出了一种有效的方法，称为联合学习集合知识蒸馏（FLEKD）来减轻各种客户的异质性问题。FLEKD比常规模型融合技术实现了更灵活的聚集方法。最后，我们在三种潜在的现实情况下评估了我们提出的框架的性能，并显示Flekd在实验结果中具有明显的优势。公共数据集CICIDS2019上的经验结果表明，所提出的方法在速度和性能方面都优于本地培训和传统的FL，并且显着提高了系统检测未知攻击的能力。索引术语 - 关闭检测系统，联合学习，物品互联网，知识蒸馏，数据杂基
异构 CPU/GPU 共同执行 CFD 模拟...
高保真计算流体力学模拟通常与大量计算需求相关，而每一代超级计算机的出现都对计算能力提出了更高的要求。然而，需要进行大量的研究工作才能释放基于日益复杂的架构的前沿系统（目前称为前百亿亿次级系统）的计算能力。在本文中，我们介绍了在计算力学代码 Alya 中实现的方法。我们详细描述了为充分利用不同级别的并行性而实施的并行化策略，以及一种用于有效利用异构 CPU/GPU 架构的新型共执行方法。后者基于具有动态负载平衡机制的多代码共执行方法。已针对使用 NVIDIA Volta V100 GPU 加速的 POWER9 架构上的飞机模拟对所有提出的策略的性能进行了评估。
异构集成量子芯片中介层封装
摘要 — 量子计算机为特定的计算密集型经典问题提供了更快的解决方案。然而，构建容错量子计算机架构具有挑战性，需要集成多个量子位和优化的信号路由，同时保持其量子相干性。由于各种元件之间的材料和热力学不匹配，在平面单片器件架构中实验实现具有多种功能组件的量子计算机具有挑战性。此外，它需要复杂的控制和路由，导致寄生模式和量子位相干性降低。因此，可扩展的中介层架构对于在保持量子位相干性的同时合并和互连复杂芯片内的不同功能至关重要。因此，异构集成是扩展量子位技术的最佳解决方案。我们提出了一种异构集成量子芯片光电子中介层作为高密度可扩展量子位架构的解决方案。我们的技术可实现大批量生产，并为片上、芯片到芯片以及低温到外界的互连提供新颖的光学 I/O 解决方案。
tallo：全球树的异构和皇冠架构数据库
Tommaso Jucker 1 | FabianJörgFischer1 | JérômeChave2.3 | David A. Coomes 4 |约翰·卡斯珀森（John Caspersen）5 | Arshad Ali 6 | Grace Jopaul Loubota Panzou 7.8 | Ted R. Feldpousch 9 |丹尼尔·福特（Daniel Falster）10 | Vladimir A. Usoltsev 11,12 | Stephen Adu-Bredu 13 | Luciana F. Alves 14 | Mohammad Aminpour 15 | Ilondoa B. Angoboy 16 | Niels P. R.天线17 | CécileAntin 18 | Yousef Askari 19 | RodrigoMuñoz20,21 | Narayanan Ayyappan 22 | Patricia Balvanera 23 | Lindsay Banin 24 | Nicolas Barbier 18 | John J.