机构名称：
¥ 1.0
摘要——随着高速、高精度、低功耗混合信号系统的出现，对精确、快速、节能的模数转换器 (ADC) 和数模转换器 (DAC) 的需求日益增长。不幸的是，随着 CMOS 技术的缩小，现代 ADC 在速度、功率和精度之间进行权衡。最近，已经提出了四位 ADC/DAC 的忆阻神经形态架构。可以使用机器学习算法实时训练此类转换器，以突破速度-功率-精度权衡，同时优化不同应用的转换性能。然而，将此类架构扩展到四位以上具有挑战性。本文提出了一种基于四位转换器流水线的可扩展模块化神经网络 ADC 架构，保留了其在应用重新配置、失配自校准、噪声容忍和功率优化方面的固有优势，同时以延迟为代价接近更高的分辨率和吞吐量。 SPICE 评估表明，8 位流水线 ADC 可实现 0.18 LSB INL、0.20 LSB DNL、7.6 ENOB 和 0.97 fJ/conv FOM。这项工作朝着实现大规模神经形态数据转换器迈出了重要一步。
流水线式忆阻神经网络模数转换器
主要关键词
相关文件推荐
