机构名称：
¥ 1.0
摘要 — 低温 CMOS 电路因其在量子计算、磁共振成像、粒子探测器和太空任务等领域的潜在应用而备受关注。这些电路在低于 77 K 直至接近绝对零度的温度下工作，由于深低温下可用的冷却功率有限，因此面临严格的功率限制。虽然低温操作可以大幅减少漏电流并提高晶体管效率，但优化低温 CMOS 电路以在冷却限制内最小化静态和动态功耗至关重要。在本文中，我们提出了一种低温感知技术映射方法来优化低温 CMOS 电路的功率特性。所提出的方法以技术独立的逻辑网络和低温标准单元库作为输入，并生成技术映射的门级网表，从而显着降低功耗。通过考虑低温下的静态和动态功率限制，与最先进的低温非感知算法相比，该方法可实现高达 26.89% 的平均功耗降低。这种优化使得基于大规模标准单元的数字电路能够在关键应用中的低温下高效运行。
低温 CMOS 电路技术映射
主要关键词
相关文件推荐
