机构名称：
¥ 1.0
FPGA 加速卷积神经网络已经被人们广泛研究 , 大部分设计中最终性能都受限于片上 DSP 数量 . 因 此 , 为了进一步加速 FPGA, 人们开始将目光移向了快速算法 . 快速算法能够有效降低卷积操作的乘 法次数 , 提高加速比 , 相比于非快速算法 , 快速算法需要一些额外的操作 , 这些操作大部分都是常数乘 法 , 在硬件实现过程中 , 这些常数乘法会被转换为多个位运算相加的操作 , 位运算可以不需要消耗片上 的 DSP 资源 , 仅使用 LUT 阵列就可以实现位运算 . 从近两年的研究现状来看 , 基于快速算法的工作 在逻辑资源使用方面确实要高于非快速算法的工作 . 此外 , 快速算法是以一个输入块进行操作 , 因此对 于片上缓存的容量要求更高 . 并且快速算法加快了整体的运算过程 , 因此对于片上与片外数据带宽需 求也更大 . 综上所述 , 快速算法的操作流程异于传统的卷积算法 , 因此基于快速算法的新的 FPGA 架 构也被提出 . 第 4 节将会简述国内外关于 4 种卷积算法的相关工作 .
面向卷积神经网络的FPGA 设计
主要关键词
相关文件推荐
