机构名称：
¥ 1.0
摘要。本文介绍了一种可综合的 µ 架构设计方法，通过在处理器流水线内的执行阶段利用规范有符号数字 (CSD) 表示来提高给定 RISC-V 处理器架构的性能。CSD 是一种独特的三进制数系统，无论字长 N 是多少，都可以在常数时间 O (1) 内实现无进位/无借位加法/减法。CSD 扩展以 Potato 处理器为例进行了演示，这是一种简单的 RISC-V FPGA 实现。但是，该方法原则上也可以应用于其他实现。我们通过 CSD 实现的性能提升需要二进制和 CSD 表示之间的转换开销。该开销通过扩展到七级流水线架构来补偿，该架构具有三步执行阶段，可提高吞吐量和工作频率并实现循环展开，这在具有连续计算的应用中尤其有利，例如信号处理。根据实验结果，我们将基于 CSD 的三元解决方案与原始实现进行了比较，后者使用通常的纯二进制数表示操作数。与 FPGA 上的原始 RISC-V 处理器相比，我们的方法实现了 2.41 倍的运行频率提升，其中超过 20% 的增益归功于 CSD 编码。对于计算密集型基准测试应用程序，这种增强使吞吐量提高了 2.40 倍，执行时间缩短了 2.37 倍。
RISC-V 处理器中的 CSD 驱动加速
主要关键词
相关文件推荐
