机构名称：
¥ 1.0
摘要 — 当前移动应用的内存占用量快速增长，对内存系统设计构成巨大挑战。DRAM 主内存不足会导致内存和存储之间频繁的数据交换，这一过程会损害性能、消耗能量并降低典型闪存设备的写入耐久性。另一方面，更大的 DRAM 具有更高的漏电功率并会更快耗尽电池电量。此外，DRAM 的扩展趋势使得 DRAM 在移动领域的进一步增长因成本而变得难以承受。新兴的非易失性存储器 (NVM) 有可能缓解这些问题，因为它的单位成本容量高于 DRAM，并且静态功耗极低。最近，出现了各种 NVM 技术，包括相变存储器 (PCM)、忆阻器和 3-D XPoint。尽管有上述优势，但与 DRAM 相比，NVM 的访问延迟更长，并且 NVM 写入会产生更高的延迟和磨损成本。因此，将这些新内存技术集成到内存层次结构中需要从根本上重新构建传统系统设计。在本研究中，我们提出了一种硬件加速内存管理器 (HMMU)，它在平面地址空间中寻址，并将一小部分 DRAM 保留用于子页块级管理。我们在这个内存管理器中设计了一组数据放置和数据迁移策略，以便我们能够利用每种内存技术的优势。通过用这个 HMMU 增强系统，我们降低了整体内存延迟，同时还减少了对 NVM 的写入。实验结果表明，与未来可能难以维持的全 DRAM 基线相比，我们的设计实现了 39% 的能耗降低，而性能仅下降了 12%。
面向未来移动混合的硬件内存管理...
主要关键词
相关文件推荐
