机构名称：
¥ 1.0
为了打击主要存储器和CPU之间移动数据的高能量成本，最近的作品提出了执行加工记忆（PUM）的工作，这是一种记忆中的一种处理，其中在现场进行数据操作（即，在存储单元格在持有数据的存储单元上）。几种常见和新兴的记忆技术提供了通过互连单元相互作用来执行比尔原始功能的能力，从而消除了对多个常见操作使用离散的CMOS计算单元的需求。最近的PUM架构扩展了这些布尔原始图，以使用内存执行比特系列的组合。不幸的是，基础内存设备的几个实际局限性限制了新兴内存阵列的大小，这阻碍了传统的位式计算方法的能力，除了大量的能源节省外，还可以提供高性能。在本文中，我们提出了赛车手，这是一个具有成本效益的PUM档案馆，可使用少量的电阻性记忆提供高性能和大量节省的能源。Racer利用了一个比特的上流执行模型，该模型可以在W小图块上管道位的w-bit计算。我们完全设计有效的控制和外围电路，它们的区域可以在不牺牲记忆密度的情况下在小记忆砖上摊销，我们为Racer提出了ISA抽象，以允许简单的程序/编译器集成。We evaluate an implementation of RACER using NOR- capable ReRAM cells across a range of microbenchmarks extracted from data-intensive applications, and find that RACER provides 107 × , 12 × , and 7 × the performance of a 16-core CPU, a 2304-shader- core GPU, and a state-of-the-art in-SRAM compute substrate, re- spectively, with energy savings of 189 × , 17 × ,和1.3×。
赛车手：使用电阻内存
主要关键词
相关文件推荐
