机构名称：
¥ 4.0
晶体管尺寸越大，相同芯片面积内可以容纳的晶体管越多，更小尺寸、更高速度、更低能耗是驱动超大规模集成电路技术一代又一代快速发展的不变趋势。然而，如今摩尔定律正在逼近制造工艺的物理极限，目前晶体管的最小栅极宽度已经小于10纳米，如果尺寸继续缩小，制造工艺将变得异常困难。首先，栅极尺寸过窄的晶体管对电流的控制能力会急剧下降，从而产生“漏电流” 。4 – 6此外，为了在芯片上集成更多的晶体管，二氧化硅绝缘层必须越来越薄，而这也会产生漏电流，最终造成额外的功耗，以及信号衰减和电路错误。第二，在5纳米及以下节点制造芯片时，晶体管的电子将受到量子隧穿效应，不再沿着既定的路径移动，5,7-9导致晶体管的特性失控，制造难度和成本增加。
纳米级进展 - RSC 出版
主要关键词
相关文件推荐
